中国大学MOOC答案在verilogHDL的数字表达方式用,和十进制数127表示的数字相同的表达方式有 A、8’d127 B、8’b1111111 C、8’h7f D、8’b11_11_11_11 E、8’d1111111 F、8’h1111111 喵查答案:8’d127 8’b1111111 8’h7f 8’b11_11_11_11 ……继续阅读 »
中国大学MOOC答案通过verilogHDL描述电路的方式有 A、行为描述方式 B、数据流描述方式 C、自上而下描述方式 D、分步描述方式 E、结构描述方式 F、嵌套描述方式 喵查答案:行为描述方式 数据流描述方式 结构描述方式 ……继续阅读 »
中国大学MOOC答案verilogHDL中已经预先定义了的门级原型的符号有 A、nand B、not C、nxor D、nor E、xor F、or 喵查答案:nand not nor xor or ……继续阅读 »
中国大学MOOC答案在课程内容中,讲解过的正确的层次调用方法有 A、输入输出方向对应调用方式 B、位置对应调用方式 C、位宽对应调用方式 D、端口名对应调用方式 E、字符名对应调用方式 F、变量名对应调用方式 喵查答案:位置对应调用方式 端口名对应调用方式 ……继续阅读 »
中国大学MOOC答案讲解中提到的VHDL和Verilog 这两中HDL语言先后与1987年和1995年成为()标准 A、EI B、SCI C、IEEE D、IE E、NI F、802.11 喵查答案:IEEE ……继续阅读 »
中国大学MOOC答案verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是 A、/*…*/ B、{…} C、if…else D、module…endmodule E、begin…end F、 喵查答案:module…endmodule ……继续阅读 »
中国大学MOOC答案verilog中经常使用()来表示一个常量,用以提高程序的可读性,且经常用于定义变量的宽度 A、parameter B、define C、include D、always E、begin F、module 喵查答案:parameter ……继续阅读 »
中国大学MOOC答案verilogHDL中对于变量的定义一般有wire和reg两种,若a为wire型,b为reg型,其余信号不确定,所有信号位宽都是一位的,下面的描述错误的是 A、assign a=b B、assign b=a C、assign a=b & c D、assign a=b ^ c ^ d E、b <= a F、b <= a & c 喵查答案:assign b=a ……继续阅读 »
中国大学MOOC答案对于通过verilogHDL描述电路时有时会使用到case语句,对于case语句,如果在其中一个分支下面需要描述的语句多于一条,正确的处理方式是 A、使用小括号()进行区域限定操作 B、使用中括号[ ]进行区域限定操作 C、可以不用理会,正常的描述 D、使用begin…end方式进行区域限定操作 E、使用大括号{}进行区域限定操作 F、使用符号对/**/进行区域限定操作 喵查答案:使用begin…end方式进行区域限定操作 ……继续阅读 »
中国大学MOOC答案在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述 assign out1=(sel & b)|(~sel & a),这条语句对应的是课程讲解中的 A、行为描述方式 B、数据流描述方式 C、过程描述方式 D、结构描述方式 E、层级描述方式 F、寻迹描述方式 喵查答案:数据流描述方式 ……继续阅读 »