由与非门构成的基本SR锁存器在=1、=0时，将使锁存器进入置位状态。
下图所示D锁存器，只有当使能端E=1时，输入端D的值才会影响到Q的状态
JK触发器有使输出不确定的输入条件。
边沿JK触发器在输入J=K=1时，如果CP信号的频率为32 kHz，则Q端输出脉冲的频率为16 kHz。
对于有异步置位端的D 触发器，当异步置位信号无效时，在CP 信号的作用下，才能响应D 端的输入。
触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。
所有触发器的建立时间都不为零。
触发器的保持时间是指在有效电平转换之前，数据必须保持不变的时间间隔。
下图是D 锁存器定时图，下列说法正确的是 。
由D触发器构成JK触发器的电路是 .
在下图所示电路中，能完成T 触发器逻辑功能的电路有 .
在图示电路中，能完成的逻辑功能的电路有 .
在图示电路中，能完成 的逻辑功能的电路有 .
如下图所示电路构成的锁存器，以下哪组R,S输入信号将导致相应信号撤销后，电路进入不确定状态
指出下图所示电路构成的锁存器为哪种类型的锁存器？
