触发器CP 输入端的三角形符号指的是
下降沿触发的边沿JK 触发器在CP 下降沿到来之前J=1、K=0，而CP下降沿到来之后变为J=0、K=1，则触发器的状态为
当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。
当输入端S和R为 ，由或非门构成的基本SR锁存器保持原状态不变。
用或非门构成的基本SR锁存器，其特性方程中，约束条件为SR=0。这说明两个输入信号 。
当输入端和为 ，由与非门构成的基本SR锁存器会出现不稳定状态。
假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q 的波形图为 。
假设电路的初始状态为Q= 1，对于下图所示的电路和输入波形，输出端Q和的波形图为 。
在下图中，假设触发器的初态均为0，则Q的波形图为 。
在下图中，假设触发器的初态为0，则Q的波形图为 。
用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路及开关S由位置A到B时波形如图所示，试确定Q端的波形为 。
在下图中，假设所有触发器的初态均为0，则在时钟脉冲CP的作用下，Q1、Q0的波形图为 。
实现两个一位二进制数相加的电路叫全加器。对吗？
实现两个一位二进制数和来自低位的进位相加的电路叫全加器。对吗？
组合逻辑电路通常由逻辑门和触发器组合而成。对吗？
