第一章 计算机系统概论
1 以下说法错误的是（）
硬盘是外部设备
软件的功能与硬件的功能在逻辑上是等效的
硬件实现的功能一般比软件实现具有更高的执行选度
喵查答案：软件的功能不能用硬件取代
2 下列选项中，能缩短程序执行时间的措施是_______。I．提高CPU时钟频率 II．优化数据通过结构 III．对程序进行编译优化
仅I和II
仅I和III
仅II和III
喵查答案：I、II、III
3 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中, CPU区分它们的依据是（ ）
指令操作码的译码结果
喵查答案：指令周期的而不同阶段
指令和数据的寻址方式
指令和数据所在的存储单元
4 下列关于冯▪诺依曼结构计算机基本思想的叙述中，错误的是_______。
程序的功能都通过中央处理器执行指令实现
指令和数据都用二进制表示，形式上无差别
喵查答案：指令按地址访问，数据都在指令中直接给出
程序执行前，指令和数据需预先存放在存储器中
5 下列选项中，描述浮点数操作速度指标的是（）。
MIPS
CPI
IPC
喵查答案：MFLOPS
6 ( )是程序运行时的存储位置,包括所需的数据。
数据通路
喵查答案：主存
硬盘
操作系统
7 下列( )属于应用软件。
操作系统
编译程序
连接程序
喵查答案：文本处理
8 将高级语言源程序转换为机器级目标代码文件的程序是( )。
汇编程序
链接程序
喵查答案：编译程序
解释程序
9 下列( )不属于系统软件。
喵查答案：数据库系统
操作系统
编译程序
以上三种都属于系统程序
10 CPU的CPI与下列哪些因素无关？
系统结构
喵查答案：时钟频率
指令集
计算机组织
11 程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。
8.4
11.7
喵查答案：16.8
14
12 假定基准程序A在某计算机上的时间是100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（）。
55秒
65秒
60秒
喵查答案：70秒
13 当前设计高性能计算机的重要技术途径是（）。
提高CPU主频
扩大主存容量
采用非冯诺依曼体系、结构
喵查答案：采用并行处理技术
14 下列（ ）是冯诺依曼机工作方式的基本特点:
多指令流单数据流
喵查答案：按地址访问并顺序执行指令
堆栈操作
存储器按内容选择地址
15 到目前为止，计算机中所有的信息仍以二进制方式表示的理由是（ ）。
节约元件
运算速度快
喵查答案：由物理器件的性能决定
信息处理方便
16 微型计算机的发展以（ ）技术为标志。
操作系统
喵查答案：微处理器
磁盘
软件
17 应用在飞机上的导航系统上的计算机属于（ ）。
通用计算机
喵查答案：专用计算机
超级计算机
并行计算机
18 ENIAC所用的主要元件是（ ）。
集成电路
喵查答案：电子管
晶体管
以上各项都不对
19 目前被广泛使用的计算机是（ ）。
喵查答案：电子数字计算机
模拟计算机
数字模拟混合计算机
特殊用途计算机
20 所谓第二代计算机是以（ ）为主要器件。
集成电路
超大规模集成电路
喵查答案：晶体管
电子管
21 以下说法错误的是（）
硬盘是外部设备
软件的功能与硬件的功能在逻辑上是等效的
硬件实现的功能一般比软件实现具有更高的执行选度
喵查答案：软件的功能不能用硬件取代
22 下列选项中，能缩短程序执行时间的措施是_______。I．提高CPU时钟频率 II．优化数据通过结构 III．对程序进行编译优化
仅I和II
仅I和III
仅II和III
喵查答案：I、II、III
23 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中, CPU区分它们的依据是（ ）
指令操作码的译码结果
喵查答案：指令周期的而不同阶段
指令和数据的寻址方式
指令和数据所在的存储单元
24 下列关于冯▪诺依曼结构计算机基本思想的叙述中，错误的是_______。
程序的功能都通过中央处理器执行指令实现
指令和数据都用二进制表示，形式上无差别
喵查答案：指令按地址访问，数据都在指令中直接给出
程序执行前，指令和数据需预先存放在存储器中
25 下列选项中，描述浮点数操作速度指标的是（）。
MIPS
CPI
IPC
喵查答案：MFLOPS
26 ( )是程序运行时的存储位置,包括所需的数据。
数据通路
喵查答案：主存
硬盘
操作系统
27 下列( )属于应用软件。
操作系统
编译程序
连接程序
喵查答案：文本处理
28 将高级语言源程序转换为机器级目标代码文件的程序是( )。
汇编程序
链接程序
喵查答案：编译程序
解释程序
29 下列( )不属于系统软件。
喵查答案：数据库系统
操作系统
编译程序
以上三种都属于系统程序
30 CPU的CPI与下列哪些因素无关？
系统结构
喵查答案：时钟频率
指令集
计算机组织
31 程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。
8.4
11.7
喵查答案：16.8
14
32 假定基准程序A在某计算机上的时间是100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（）。
55秒
65秒
60秒
喵查答案：70秒
33 当前设计高性能计算机的重要技术途径是（）。
提高CPU主频
扩大主存容量
采用非冯诺依曼体系、结构
喵查答案：采用并行处理技术
34 下列（ ）是冯诺依曼机工作方式的基本特点:
多指令流单数据流
喵查答案：按地址访问并顺序执行指令
堆栈操作
存储器按内容选择地址
35 到目前为止，计算机中所有的信息仍以二进制方式表示的理由是（ ）。
节约元件
运算速度快
喵查答案：由物理器件的性能决定
信息处理方便
36 微型计算机的发展以（ ）技术为标志。
操作系统
喵查答案：微处理器
磁盘
软件
37 应用在飞机上的导航系统上的计算机属于（ ）。
通用计算机
喵查答案：专用计算机
超级计算机
并行计算机
38 ENIAC所用的主要元件是（ ）。
集成电路
喵查答案：电子管
晶体管
以上各项都不对
39 目前被广泛使用的计算机是（ ）。
喵查答案：电子数字计算机
模拟计算机
数字模拟混合计算机
特殊用途计算机
40 所谓第二代计算机是以（ ）为主要器件。
集成电路
超大规模集成电路
喵查答案：晶体管
电子管
41 以真空管为主要器件的是( )。
喵查答案：第一代计算机
第二代计算机
第三代计算机
第四、第五代计算机
42 假定计算机M1和M2具有相同的指令集体系结构(ISA)，主频分别为1 GHz和1.2GHz。在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时问的比值是______。
0.625
0.4
喵查答案：2.4
1.6
43 假定计算机M1和M2具有相同的指令集体系结构(ISA)，主频分别为1.5 GHz和1.8GHz。在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时问的比值是______。
0.4
0.625
喵查答案：2.4
1.6
44 冯诺依曼机的体系结构主要由( )五大部分组成。
外部存储器、内部存储器、CPU、显示器、打印
输入设备、输出设备、控制器、存储器、外设
喵查答案：运算器、控制器、存储器、输入设备、输出设备
都不是
45 不属于冯诺依曼型计算机体系结构必要的组成部分是______。
存储器
喵查答案：Cache
输入设备
CPU
第二章 运算方法与运算器
1 在原码一位乘法中，（ ）。
符号位参与运算
喵查答案：符号位不参与运算
符号位参与运算，并根据运算结果改变结果的符号位
符号位不参与运算，并根据运算结果确定结果的符号
2 8片74181ALU和2片74812CLA器件相配合组成32位ALU，其进位方式属于（ ）
行波进位
一级先行进位方式
喵查答案：两级先行进位方式
全先行进位方式
3 已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。
+155
喵查答案：–101
–155
+101
4 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。
行波进位
喵查答案：组内先行进位，组间先行进位
组内先行进位，组间行波进位
组内行波进位，组间先行进位
5 在定点二进制运算器中，减法运算一般通过______来实现。
原码运算的二进制减法器
补码运算的二进制减法器
原码运算的十进制加法器
喵查答案：补码运算的二进制加法器
6 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
+（1 – 2-32）
喵查答案：+（1 – 2-31）
2-32
2-31
7 某数采用IEEE754单精度浮点数格式表示为C640 0000H，则该数的值是：（ ）
-0.5×213
-0.5×212
喵查答案：-1.5×213
-1.5×212
8 运算器的主要功能是进行______。
逻辑运算
算术运算
喵查答案：逻辑运算和算术运算
只作加法
9 运算器虽有许多部件组成，但核心部件是：（ ）
数据总线
喵查答案：算术逻辑运算单元
多路开关
通用寄存器
10 在机器数中，（ ）的零的表示形式为唯一的。
原码
喵查答案：补码
反码
原码和反码
11 下列数中最小的数为：（ ）
（101001）2
（52）8
喵查答案：（101001）BCD
（233）16
12 定点8位字长的字，采用补码形式表示8位二进制小数，可表示的数范围为：（ ）
－127～＋127
－128～＋127
-（1-2-7）～1-2-7
喵查答案：
-1～1-2-7
13 若X=－0.1010，则其对应的[X]补为（ ）。
喵查答案：1.0110
1.0101
1.1010
0.1010
14 假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句： unsigned short x=65530； unsigned int y=x； 得到y的机器数为( )
0000 7FFAH
FFFF 7FFAH
喵查答案：0000 FFFAH
FFFF FFFAH
15 若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法是（ ）。
阶符与数符相同为规格化表示
阶符与数符相异为规格化表示
喵查答案：数符与尾数小数点后第一位数字相异为规格化表示
数符与尾数小数点后第一位数字相同为规格化表示
16 浮点数下溢，指的是________。
喵查答案：运算结果很接近零，使得计算结果的大小小于浮点数可以表示的绝对值最小数字；
运算结果小于处理器所能表示的最小正数；
运算结果小于处理器所能表示的最小负数；
运算结果大于处理器所能表示的最大正数。
17 在定点数运算中产生溢出的原因是（ ）。
运算过程中最高位产生了进位或借位
参加运算的操作数超出了机器的表示范围
喵查答案：运算的结果超出了机器的表示范围
寄存器的位数太少，不得不舍弃最低有效位
18 在浮点机中（ ）是隐含的。
阶码
尾数
数符
喵查答案：基数
19 浮点数的表示范围和精度取决于（ ）
阶码的位数和尾数的机器数形式
阶码的机器数形式和尾数的机器数形式
阶码的机器数形式和尾数的位数
喵查答案：阶码的位数和尾数的位数
20 float型数据通常用IEEE754单精度浮点数格式表示。如编译器将float型变量X分配在一个32位浮点寄存器FRI中，且x=-8.25,则FRI的内容是（）。
C242 0000H
喵查答案：C104 0000H
C184 0000H
C1C2 0000H
21 在原码一位乘法中，（ ）。
符号位参与运算
喵查答案：符号位不参与运算
符号位参与运算，并根据运算结果改变结果的符号位
符号位不参与运算，并根据运算结果确定结果的符号
22 8片74181ALU和2片74812CLA器件相配合组成32位ALU，其进位方式属于（ ）
行波进位
一级先行进位方式
喵查答案：两级先行进位方式
全先行进位方式
23 已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。
+155
喵查答案：–101
–155
+101
24 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。
行波进位
喵查答案：组内先行进位，组间先行进位
组内先行进位，组间行波进位
组内行波进位，组间先行进位
25 在定点二进制运算器中，减法运算一般通过______来实现。
原码运算的二进制减法器
补码运算的二进制减法器
原码运算的十进制加法器
喵查答案：补码运算的二进制加法器
26 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
+（1 – 2-32）
喵查答案：+（1 – 2-31）
2-32
2-31
27 某数采用IEEE754单精度浮点数格式表示为C640 0000H，则该数的值是：（ ）
-0.5×213
-0.5×212
喵查答案：-1.5×213
-1.5×212
28 运算器的主要功能是进行______。
逻辑运算
算术运算
喵查答案：逻辑运算和算术运算
只作加法
29 运算器虽有许多部件组成，但核心部件是：（ ）
数据总线
喵查答案：算术逻辑运算单元
多路开关
通用寄存器
30 在机器数中，（ ）的零的表示形式为唯一的。
原码
喵查答案：补码
反码
原码和反码
31 下列数中最小的数为：（ ）
（101001）2
（52）8
喵查答案：（101001）BCD
（233）16
32 定点8位字长的字，采用补码形式表示8位二进制小数，可表示的数范围为：（ ）
－127～＋127
－128～＋127
-（1-2-7）～1-2-7
喵查答案：
-1～1-2-7
33 若X=－0.1010，则其对应的[X]补为（ ）。
喵查答案：1.0110
1.0101
1.1010
0.1010
34 假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句： unsigned short x=65530； unsigned int y=x； 得到y的机器数为( )
0000 7FFAH
FFFF 7FFAH
喵查答案：0000 FFFAH
FFFF FFFAH
35 若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法是（ ）。
阶符与数符相同为规格化表示
阶符与数符相异为规格化表示
喵查答案：数符与尾数小数点后第一位数字相异为规格化表示
数符与尾数小数点后第一位数字相同为规格化表示
36 浮点数下溢，指的是________。
喵查答案：运算结果很接近零，使得计算结果的大小小于浮点数可以表示的绝对值最小数字；
运算结果小于处理器所能表示的最小正数；
运算结果小于处理器所能表示的最小负数；
运算结果大于处理器所能表示的最大正数。
37 在定点数运算中产生溢出的原因是（ ）。
运算过程中最高位产生了进位或借位
参加运算的操作数超出了机器的表示范围
喵查答案：运算的结果超出了机器的表示范围
寄存器的位数太少，不得不舍弃最低有效位
38 在浮点机中（ ）是隐含的。
阶码
尾数
数符
喵查答案：基数
39 浮点数的表示范围和精度取决于（ ）
阶码的位数和尾数的机器数形式
阶码的机器数形式和尾数的机器数形式
阶码的机器数形式和尾数的位数
喵查答案：阶码的位数和尾数的位数
40 float型数据通常用IEEE754单精度浮点数格式表示。如编译器将float型变量X分配在一个32位浮点寄存器FRI中，且x=-8.25,则FRI的内容是（）。
C242 0000H
喵查答案：C104 0000H
C184 0000H
C1C2 0000H
41 计算机内部的定点数大多用补码表示,以下是一些关于补码特点的叙述: 1.零的表示是唯一的 11.符号位可以和数值部分一起参加运算 Ⅲ.和其真值的对应关系简单、直观 Ⅳ.减法可用加法来实现在以上叙述中,( )是补码表示的特点。
1和Ⅱ
I和Ⅲ
I和Ⅱ和Ⅲ
喵查答案：I和Ⅱ和Ⅳ
42 定点整数补码[X]补=X0X1…Xn表示的数值范围是( )
1-2n< x <=-1+2n
-2n< x <=-1+2n
1-2n<= x <=-1+2n
喵查答案：-2n<= x<=2n-1
43 定点整数原码[X]原=X0X1…Xn表示的数值范围是( )
1-2n< x <=2n-1
喵查答案：1-2n<= x <=2n-1
1-2n<= x <2n-1
1-2n< x <2n-1
44 定点小数补码[X]补=X0.X1…Xn表示的数值范围是( )
-1+2-n<= x <=1-2-n
-1+2-n<= x <1-2-n
喵查答案：-1<= x <=1-2-n
-1+2-n< x< 1-2-n
45 定点小数原码[X]原=X0.X1…Xn表示的数值范围是( )
-1+2-n< x <=1-2-n
-1+2-n<= x <1-2-n
喵查答案：-1+2-n<= x <=1-2-n
-1+2-n< x< 1-2-n
46 由[X]补求[-X]补是将( )。
[X]补各值保持不变
[X]补符号位变反，其他各位不变
[X]补除符号位外,各位变反,末位加1
喵查答案：[X]补连同符号位一起变反,末位加1
47 若[X] 补=1.1101010,则[X]原=( )
1.0010101
喵查答案：1.0010110
0.0010110
0.1101010
48 若[X]补=0.1101010,则[X]原=( )
1.0010101
1.01110110
0.0010110
喵查答案：0.1101010
49 若【x】补=1.01011，则对【x】求补后，【-x】补为（ ）
0.10100
1.10101
喵查答案：0.10101
0.01011
50 若X=-25，y=103,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（ ）
x+y
喵查答案：-x+y
x-y
-x-y
51 由4个“1”和4个“0”组成的8位二进制补码，能表示的最小整数是（ ）
-16
-125
喵查答案：-121
-8
52 在原码加减交替法(又称为不恢复余数法）的算法中：（ ）
每步操作后，若不够减，则需恢复余数
若出现余数为负数时，则恢复余数
整个算法过程中，从不恢复余数
喵查答案：仅当最后一步不够减时，才恢复一次余数
53 浮点加(减)法运算过程需要如下4个操作步骤，正确的加(减)法操作流程组合应该是_________。①零操作数检查；②结果规格化及舍入处理；③尾数加(减)运算；④对阶操作；
④③①②
喵查答案：①④③②
②①④③
①③④②
54 假设机器字长为16位，定点表示，符号位1位，剩余15位是数值位，如果用原码定点整数表示，最大正数是________。
喵查答案：(215-1)10
(214-1)10
(215-1)8
(215)10
55 加法器采用并行进位的目的是（ ）
增强加法器功能
简化加法器设计
喵查答案：提高加法器运算速度
保证加法器可靠性
56 某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为[x]补=11110100，[y]补=10110000。若整型变量 z=2*x+y/2，则 z 的机器数为( )
0 0100100
喵查答案：1 1000000
1 0101010
溢出
57 长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ ）
两者可表示的数的范围和精度相同
喵查答案：前者可表示的数的范围大但精度低
后者可表示的数的范围大且精度高
前者可表示的数的范围大且精度高
58 在浮点数原码运算时，判定结果为规格化数的条件是____。
阶的符号位与尾数的符号位不同
尾数的符号位与最高数值位相同
尾数的符号位与最高数值位不同
喵查答案：尾数的最高数值位为1
59 计算机系统中采用补码运算的目的是为了____。
与手工运算方式保持一致
提高运算速度
喵查答案：简化计算机的设计
提高运算的精度
60 定点数运算中的下溢指的是____。
运算结果的绝对值小于机器所能表示的最小绝对值
喵查答案：运算的结果小于机器所能表示的最小负数
运算的结果小于机器所能表示的最小正数
运算结果的最低有效位产生的错误
第三章 存储系统
1 在cache的下列映射方式中，无需考虑替换策略的是____。
喵查答案：直接映射
全相联映射
组相联映射
段相联映射
2 动态RAM采用下列哪种刷新方式时，不存在死时间的刷新方式是（ ）。
集中式刷新
喵查答案：分散式刷新
异步式刷新
都不对
3 DRAM的刷新，是以（ ）为单位的。
存储单元
喵查答案：行
列
存储字
4 某SRAM芯片，其存储容量为256K×8位，该芯片的地址线和数据线数目为_______。
8，256
256，8
喵查答案：18，8
8，8
5 下列关于CPU存取速度的比较中,正确的是( )
Cache>内存>寄存器
喵查答案：寄存器>Cache>内存
Cache>寄存器>内存
寄存器>内存>Cache
6
一个8位的计算机系统以16位来表示地址,则该计算机系统有( )个地址空间。
256
65535
喵查答案：65536
131072
7 MAR和MDR的位数分別为（ ）。
喵查答案：地址码长度、存储字长
存储字长、存储字长
地址码长度、地址码长度
存储字长、地址码长度
8 下面有关多模块交叉存储器的说法中，（ ）是错误的。
多模块交叉存储器实质上是一种模块式存储器，它能并行执行多个独立的读写操作。
喵查答案：多模块交叉存储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
多模块交叉存储器的每个模块都有自己的MAR和MDR。
多模块交叉存储器的每个模块的地址是不连续的，相邻地址的单元位于相邻的模块。
9 某计算机主存空间为4 GB，字长为32位，按字节编址，采用32位定长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是（ ）
30、30
喵查答案：30、32
32、30
32、32
10
假定用若干个16K×4位芯片组成一个64K×8位存储器，则地址1B1FH所在芯片的最小地址是（ ）。
1000H
喵查答案：0000H
1700H
1800H
11 下列说法正确的是____。
存储周期就是存储器读出或写入的时间
喵查答案：双端口存储器采用了两套相互独立的读写电路，实现并行存取
双端口存储器在左右端口地址码不同时会发生读/写冲突
在Cache中，任意主存块均可映射到Cache中任意一行，该方法称为直接映射方式
12 采用8K×8位的SRAM芯片设计一个64K×32位的存储器，需要SRAM芯片数目为_________片。
16
喵查答案：32
24
48
13 下列存储器中可在线改写的只读存储器是（ ）
喵查答案：EEPROM
EPROM
ROM
PROM
14 CPU可直接访问的存储器是（ ）。
光盘存储器
虚拟存储器
磁盘存储器
喵查答案：主存储器
15 下列四个关于SRAM和DRAM的叙述中，错误的是_______。①DRAM主要的工作原理是利用电容内存储电荷的多少来代表一个二进制比特（bit）是1还是0；
②由于SRAM具有复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于高储存密度、低成本的应用；
③DRAM不需要刷新，SRAM需要刷新；④SRAM是随机访问存储器，DRAM不是随机访问存储器；
②③
①④
①②
喵查答案：③④
16 在下列存储器中，存取速度最快的存储器是（ ）。
喵查答案：高速缓存
磁盘
主存
光盘
17 下列有关RAM和ROM的叙述中，正确的是（ ） I、 RAM是易失性存储器，ROM是非易失性存储器 II、 RAM和ROM都是采用随机存取的方式进行信息访问 III、RAM和ROM都可用作Cache IV、RAM和ROM都需要进行刷新
喵查答案：仅I和II
仅II和III
仅I,II，III
仅II，III，IV
18 下列关于闪存的叙述中，错误的是（ ）。
喵查答案：信息可读可写，并且读、写速度一样快
存储元由MOS管组成，是一种半导体存储器
掉电后信息不丢失，是一种非易失性存储器
采用随机访问方式，可替代计算机外部存储器
19 当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需将信息写入Cache，在此过程中传送和写入信息的数据宽度（大小）各为：（ ）
块、页
字、字
喵查答案：字、块
块、块
20 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。
5%
9.5%
50%
喵查答案：95%
21 在cache的下列映射方式中，无需考虑替换策略的是____。
喵查答案：直接映射
全相联映射
组相联映射
段相联映射
22 动态RAM采用下列哪种刷新方式时，不存在死时间的刷新方式是（ ）。
集中式刷新
喵查答案：分散式刷新
异步式刷新
都不对
23 DRAM的刷新，是以（ ）为单位的。
存储单元
喵查答案：行
列
存储字
24 某SRAM芯片，其存储容量为256K×8位，该芯片的地址线和数据线数目为_______。
8，256
256，8
喵查答案：18，8
8，8
25 下列关于CPU存取速度的比较中,正确的是( )
Cache>内存>寄存器
喵查答案：寄存器>Cache>内存
Cache>寄存器>内存
寄存器>内存>Cache
26
一个8位的计算机系统以16位来表示地址,则该计算机系统有( )个地址空间。
256
65535
喵查答案：65536
131072
27 MAR和MDR的位数分別为（ ）。
喵查答案：地址码长度、存储字长
存储字长、存储字长
地址码长度、地址码长度
存储字长、地址码长度
28 下面有关多模块交叉存储器的说法中，（ ）是错误的。
多模块交叉存储器实质上是一种模块式存储器，它能并行执行多个独立的读写操作。
喵查答案：多模块交叉存储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
多模块交叉存储器的每个模块都有自己的MAR和MDR。
多模块交叉存储器的每个模块的地址是不连续的，相邻地址的单元位于相邻的模块。
29 某计算机主存空间为4 GB，字长为32位，按字节编址，采用32位定长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是（ ）
30、30
喵查答案：30、32
32、30
32、32
30
假定用若干个16K×4位芯片组成一个64K×8位存储器，则地址1B1FH所在芯片的最小地址是（ ）。
1000H
喵查答案：0000H
1700H
1800H
31 下列说法正确的是____。
存储周期就是存储器读出或写入的时间
喵查答案：双端口存储器采用了两套相互独立的读写电路，实现并行存取
双端口存储器在左右端口地址码不同时会发生读/写冲突
在Cache中，任意主存块均可映射到Cache中任意一行，该方法称为直接映射方式
32 采用8K×8位的SRAM芯片设计一个64K×32位的存储器，需要SRAM芯片数目为_________片。
16
喵查答案：32
24
48
33 下列存储器中可在线改写的只读存储器是（ ）
喵查答案：EEPROM
EPROM
ROM
PROM
34 CPU可直接访问的存储器是（ ）。
光盘存储器
虚拟存储器
磁盘存储器
喵查答案：主存储器
35 下列四个关于SRAM和DRAM的叙述中，错误的是_______。①DRAM主要的工作原理是利用电容内存储电荷的多少来代表一个二进制比特（bit）是1还是0；
②由于SRAM具有复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于高储存密度、低成本的应用；
③DRAM不需要刷新，SRAM需要刷新；④SRAM是随机访问存储器，DRAM不是随机访问存储器；
②③
①④
①②
喵查答案：③④
36 在下列存储器中，存取速度最快的存储器是（ ）。
喵查答案：高速缓存
磁盘
主存
光盘
37 下列有关RAM和ROM的叙述中，正确的是（ ） I、 RAM是易失性存储器，ROM是非易失性存储器 II、 RAM和ROM都是采用随机存取的方式进行信息访问 III、RAM和ROM都可用作Cache IV、RAM和ROM都需要进行刷新
喵查答案：仅I和II
仅II和III
仅I,II，III
仅II，III，IV
38 下列关于闪存的叙述中，错误的是（ ）。
喵查答案：信息可读可写，并且读、写速度一样快
存储元由MOS管组成，是一种半导体存储器
掉电后信息不丢失，是一种非易失性存储器
采用随机访问方式，可替代计算机外部存储器
39 当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需将信息写入Cache，在此过程中传送和写入信息的数据宽度（大小）各为：（ ）
块、页
字、字
喵查答案：字、块
块、块
40 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。
5%
9.5%
50%
喵查答案：95%
41 已知某个存储体的存储周期为110ns，总线传输周期为10 ns，当采用低位交叉编址的多模块存储器时，存储体数应（ ）。
小于11
等于11
大于11
喵查答案：大于等于11
42 在请求分页存储管理方案中，若某用户空间为16个页面，页长1KB，现有页表如下，逻辑地址0A2CH所对应的物理地址为（ ）页号 物理页号
0 1
1 5
2 3
3 7
4 2
1E2CH
喵查答案：0E2CH
032CH
302CH
43 有效容量为128KB的Cache,每块16字节，采用8路组相联。字节地址为1234567H的单元调入该cache，则其标志tag应为（ ）。
1234H
喵查答案：048DH
2468H
12345H
44 设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为2个字，若cache的内容初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（ ）
1
2
喵查答案：3
4
45 采用虚拟存储器的主要目的是（ ）
提高主存储器的存取速度
喵查答案：扩大主存储器的存储空间，且能进行自动管理和调度
提高外存储器的存取速度
扩大外存储器的存储空间
46 下列说法中，正确的是（ ）。
半导体RAM信息可读可写，且断电后仍能保持信息
DRAM是易失性RAM，而SRAM是不易失
喵查答案：半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
半导体RAM是非易失性RAM
47 下列存储器中，在工作期间需要周期性刷新的是（ ）。
SRAM
FLSAH
喵查答案：SDRAM
ROM
48 某计算机的Cache共有16块，采用2路组相连映射方式，每个主存块大小为32字节，按字节编址。主存127号单元所在主存块应装入到cache的组号是（ ）
0
2
喵查答案：3
4
49 某计算机字长为16位，主存储芯片的容量为128MB，若按单字编址（即2个字节构成一个访问单元），则该主存储芯片的地址范围应该为________。
0000000H — 1FFFFFFH
喵查答案：0000000H — 3FFFFFFH
0000000H — AFFFFFFH
0000000H — BFFFFFFH
50 某计算机字长为32位，主存储芯片的容量为128MB，若按单字编址（即4个字节构成一个访问单元），则该内存芯片的地址范围应该为________。
0000000H — 0FFFFFFH
0000000H — 3FFFFFFH
喵查答案：0000000H — 1FFFFFFH
0000000H — 7FFFFFFH
51 计算机的存储器采用分级方式是为了（ ）
方便编程
喵查答案：解决容量、速度、价格三者之间的矛盾
保存大量数据方便
操作方便
52 计算机的存储系统是指（ ）
RAM
ROM
主存储器
喵查答案：Cache、主存储器和外存储器
53 存储器的存取周期（存储周期）是指（ ）
存储器的读出时间
存储器的写入时间
喵查答案：存储器进行连续读或写操作所允许的最短时间间隔
存储器进行一次读或写操作所需的平均时间
54 某存储器容量为64KB，按字节编址，地址 0000H-3FFFH为ROM区，其余为RAM区。若采用8K×4的SRAM芯片进行设计，则需要该芯片的数量是_____。
7
14
6
喵查答案：12
55 下列有关存储器的描述中，正确的是（ ）
多级存储体系由Cache、主存和虚拟存储器构成
在虚拟存储器中，外存和主存以相同的方式工作，因此，允许程序员用比主存空间大的多的外存空间编程
采用虚拟存储器的主要目的是扩大外存储器的存储空间
喵查答案：Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。
56 磁盘属于（ ）类型的存储器。
随机存取存储器
只读存储器
顺序存取存储器
喵查答案：半顺序存取存储器（直接存取存储器）
57 下列各类存储器中，不采用随机存取方式的是：（ ）
EPROM
喵查答案：CD-ROM
DRAM
SRAM
58 和外存储器相比，内存储器的特点是（ ）
容量大、速度快、成本低
容量大、速度慢、成本高
喵查答案：容量小、速度快、成本高
容量小、速度快、成本低
59 某SRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（ ）
8，512
512，8
18，8
喵查答案：19，8
60 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（ ）。
DRAM
喵查答案：SRAM
FLASH
EPROM
61 某计算机字长16位，它的存储容量为64KB，若按字编址，那么它的寻址范围为：（ ）
0～64K-1
喵查答案：0～32K-1
0～64KB-1
0～32KB-1
第四章 指令系统
1 假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是_______。
1000H
2000H
3000H
喵查答案：4000H
2 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是_______。
喵查答案：间接寻址
基址寻址
相对寻址
变址寻址
3 某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是_______。
2006H
2007H
喵查答案：2008H
2009H
4 某计算机采用16位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有48条指令，支持直接、间接、立即、相对4种寻址方式，单地址指令中直接寻址方式可寻址范围是_______。
喵查答案：0~255
0~1023
-128~127
-512~511
5 某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是_______。
喵查答案：-32768~+32767
-32767~+32768
-65536~+65535
-65535~+65536
6 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是_______。
喵查答案：24位
26位
28位
32位
7 下列寻址方式中，最适合按下标顺序访问一维数组元素的是______。
相对寻址
寄存器寻址
直接寻址
喵查答案：变址寻址
8 单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用___寻址方式。
堆栈
立即
喵查答案：隐含
间接
9 就获取操作数的速度而言，以下寻址方式中，速度最快的是______；速度最慢的是________。
喵查答案：立即数寻址、间接寻址
寄存器间接寻址、间接寻址
寄存器寻址、基址寻址
变址寻址、基址寻址
10 寄存器间接寻址方式中，真实操作数是存放在_________。
硬盘
程序计数器
通用寄存器
喵查答案：内存
11 下列关于立即寻址方式操作数所在位置的说法正确的是（ ）。
喵查答案：操作数在指令中
操作数在寄存器中
操作数地址在寄存器
操作数地址（主存）在指令中
12 以下四种类型的二地址指令中，执行时间最短的是____。
喵查答案：RR型
RS型
SS型
SR型
13 指出下面描述汇编语言特性的句子中概念上有错误的句子（ ）。
对程序员的训练要求来说，需要硬件知识
汇编语言对机器的依赖性高
喵查答案：汇编语言的源程序通常比高级语言源程序短小
汇编语言编写的程序执行速度比高级语言快
14 指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式可以实现：（ ）。
堆栈寻址
程序的条件转移
程序的无条件转移
喵查答案：程序的无条件转移和条件转移
15 程序控制类指令的功能是：（ ）。
进行算术运算和逻辑运算
进行主存与CPU之间的数据传送
进行CPU和I/O设备之间的数据传送
喵查答案：改变程序执行的顺序
16 变址寻址方式中，操作数的有效地址等于（ ）。
基址寄存器内容加上形式地址
堆栈指示器内容加上形式地址
喵查答案：变址寄存器内容加上形式地址
程序计数器内容加上形式地址
17 寄存器间接寻址方式中，操作数处在（ ）。
通用寄存器
喵查答案：主存单元
程序计数器
堆栈
18 对某个寄存器中操作数的寻址方式称为（ ）。
直接寻址
间接寻址
寄存器间接寻址
喵查答案：寄存器（直接）寻址
19 指令系统中采用不同寻址方式的目的主要是：（ ）
实现存储程序和程序控制
喵查答案：缩短指令长度，扩大寻址空间，提高编程灵活性
可以直接访问内存
提供扩展操作码的可能，并降低指令译码难度
第五章 中央处理器
1 相对于微程序控制器，硬布线控制器的特点是_______。
指令执行速度慢，指令功能的修改和扩展难
指令执行速度快，指令功能的修改和扩展容易
喵查答案：指令执行速度快，指令功能的修改和扩展难
指令执行速度慢，指令功能的修改和扩展容易
2 水平型微指令和垂直型微指令相比，（ ）。
前者一次只能完成一个操作。
喵查答案：后者一次只能完成一个操作。
两者都是一次只能完成一个操作。
两者都是一次完成多个操作。
3 异步控制常作为（）的主要控制方式。
喵查答案：单总线结构计算机中访问主存和外围设备时。
微型机的CPU控制中。
组合逻辑控制（硬布线控制）的CPU中
微程序控制器中
4 在计算机中，存放微指令的控制存储器隶属于（）。
外存
高速缓存
内存
喵查答案：CPU
5 关于微指令的编码方式，下面叙述正确的是（）。
直接表示法和编码表示法不影响微指令的长度。
喵查答案：一般情况下，直接表示法的微指令位数多。
一般情况下，编码表示法的微指令位数多。
以上都不对。
6 将微程序存储在ROM中不加修改的控制器属于（ ）。
组合逻辑控制器（硬布线控制器）
动态微程序控制器
喵查答案：静态微程序控制器
都不对
7 在微程序控制器中，机器指令和微指令的关系是（）。
每一条机器指令有一条微指令来执行。
一条微指令头若干条机器指令组成。
喵查答案：每一条机器指令由一段用微指令组成的微程序来解释执行。
一段微程序由一条机器指令来执行。
8 与微指令周期对应的是（）。
指令周期
喵查答案：机器周期
节拍周期
时钟周期
9 微程序存放在（）中。
喵查答案：控制存储器
RAM
指令寄存器
内存储器
10 PSW用来存放（）。
算术运算结果
逻辑运算结果
运算类型
喵查答案：算术、逻辑运算及测试指令的结果状态
11 在CPU中，跟踪后续指令地址的寄存器是（）。
指令寄存器
喵查答案：程序计数器
地址寄存器
PSW
12 微程序控制器中，关于机器指令、微指令、微地址，正确的说法是________。
每一条机器指令由一条微指令来执行；
不同的机器指令对应的微指令数量一定不同；
微地址就是微指令在寄存器中的地址。
喵查答案：每一条机器指令由一段用微指令编成的微程序来解释执行；
13 下列关于微操作的描述中，错误的是________。
同一CPU周期中，相容性微操作可以并行执行；
喵查答案：同一CPU周期中，互斥性微操作可以并行执行；
不同的CPU周期中，互斥性微操作可以串行执行；
不同的CPU周期中，相容性微操作可以串行执行。
14 程序计数器是指（ ）。
可存放指令的寄存器
喵查答案：存放下一条指令地址的寄存器
本身具有计数逻辑与移位逻辑的寄存器
可存放程序状态字的寄存器
15 指令周期是指（）。
CPU从主存取出一条指令的时间。
CPU执行一条指令的时间。
喵查答案：CPU从主存取出一条指令加上执行这条指令的时间。
时钟周期时间。
16 一节拍脉冲持续的时间长短是（）。
指令周期
机器周期
喵查答案：时钟周期
以上都不对
17 直接转移（跳转）指令的功能是将指令的地址码送入（）。
累加器
地址寄存器
喵查答案：程序计数器
存储器
18 以硬连线方式构成的控制器也称为（）。
喵查答案：组合逻辑控制器或时序逻辑型控制器
微程序控制器
存储逻辑控制器
运算器
19 计算机主频的周期是指（）。
指令周期
喵查答案：时钟周期
CPU周期
存取周期
20 程序计数器PC属于（ ）。
运算器
喵查答案：控制器
存储器
I/O接口
21 相对于微程序控制器，硬布线控制器的特点是_______。
指令执行速度慢，指令功能的修改和扩展难
指令执行速度快，指令功能的修改和扩展容易
喵查答案：指令执行速度快，指令功能的修改和扩展难
指令执行速度慢，指令功能的修改和扩展容易
22 水平型微指令和垂直型微指令相比，（ ）。
前者一次只能完成一个操作。
喵查答案：后者一次只能完成一个操作。
两者都是一次只能完成一个操作。
两者都是一次完成多个操作。
23 异步控制常作为（）的主要控制方式。
喵查答案：单总线结构计算机中访问主存和外围设备时。
微型机的CPU控制中。
组合逻辑控制（硬布线控制）的CPU中
微程序控制器中
24 在计算机中，存放微指令的控制存储器隶属于（）。
外存
高速缓存
内存
喵查答案：CPU
25 关于微指令的编码方式，下面叙述正确的是（）。
直接表示法和编码表示法不影响微指令的长度。
喵查答案：一般情况下，直接表示法的微指令位数多。
一般情况下，编码表示法的微指令位数多。
以上都不对。
26 将微程序存储在ROM中不加修改的控制器属于（ ）。
组合逻辑控制器（硬布线控制器）
动态微程序控制器
喵查答案：静态微程序控制器
都不对
27 在微程序控制器中，机器指令和微指令的关系是（）。
每一条机器指令有一条微指令来执行。
一条微指令头若干条机器指令组成。
喵查答案：每一条机器指令由一段用微指令组成的微程序来解释执行。
一段微程序由一条机器指令来执行。
28 与微指令周期对应的是（）。
指令周期
喵查答案：机器周期
节拍周期
时钟周期
29 微程序存放在（）中。
喵查答案：控制存储器
RAM
指令寄存器
内存储器
30 PSW用来存放（）。
算术运算结果
逻辑运算结果
运算类型
喵查答案：算术、逻辑运算及测试指令的结果状态
31 在CPU中，跟踪后续指令地址的寄存器是（）。
指令寄存器
喵查答案：程序计数器
地址寄存器
PSW
32 微程序控制器中，关于机器指令、微指令、微地址，正确的说法是________。
每一条机器指令由一条微指令来执行；
不同的机器指令对应的微指令数量一定不同；
微地址就是微指令在寄存器中的地址。
喵查答案：每一条机器指令由一段用微指令编成的微程序来解释执行；
33 下列关于微操作的描述中，错误的是________。
同一CPU周期中，相容性微操作可以并行执行；
喵查答案：同一CPU周期中，互斥性微操作可以并行执行；
不同的CPU周期中，互斥性微操作可以串行执行；
不同的CPU周期中，相容性微操作可以串行执行。
34 程序计数器是指（ ）。
可存放指令的寄存器
喵查答案：存放下一条指令地址的寄存器
本身具有计数逻辑与移位逻辑的寄存器
可存放程序状态字的寄存器
35 指令周期是指（）。
CPU从主存取出一条指令的时间。
CPU执行一条指令的时间。
喵查答案：CPU从主存取出一条指令加上执行这条指令的时间。
时钟周期时间。
36 一节拍脉冲持续的时间长短是（）。
指令周期
机器周期
喵查答案：时钟周期
以上都不对
37 直接转移（跳转）指令的功能是将指令的地址码送入（）。
累加器
地址寄存器
喵查答案：程序计数器
存储器
38 以硬连线方式构成的控制器也称为（）。
喵查答案：组合逻辑控制器或时序逻辑型控制器
微程序控制器
存储逻辑控制器
运算器
39 计算机主频的周期是指（）。
指令周期
喵查答案：时钟周期
CPU周期
存取周期
40 程序计数器PC属于（ ）。
运算器
喵查答案：控制器
存储器
I/O接口
41 CPU内通用寄存器的位数取决于（ ）。
存储器容量
喵查答案：机器字长
指令的长度
CPU的引脚数
42 计算机操作的最小时间单位是（ ）。
喵查答案：时钟周期
指令周期
cpu周期
中断周期
43 CPU不包括( )。
地址寄存器
指令寄存器
喵查答案：地址译码器
通用寄存器
44 在CPU中,跟踪下一条要执行的指令的地址的寄存器是( )。
喵查答案：PC
MAR
MDR
IR
45 存放欲执行指令的寄存器是( )。
MAR
PC
MDR
喵查答案：IR
46 下面有关CPU的叙述中，哪一个是正确的：（ ）。
喵查答案：RISC的特点包括：寄存器数量多，采用流水线技术，指令长度固定，访问主存只有取数存数指令和主要用硬布线控制逻辑等。
硬布线逻辑控制器为每条指令按时间顺序提供相应的控制信号，而且比微程序控制器的执行速度快，内部结构较规整，易扩充修改。
微指令格式中的控制字段，只能够选用直接控制法、字段直接编码法中的一种。
微指令格式中的下址字段，与指令格式中的地址字段一样，指出了操作数的地址信息。
47 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有( )。
5 位
6位
喵查答案：15位
33位
48 通用寄存器属于____部分。
喵查答案：运算器
控制器
存储器
I/O接口
49 关于组合逻辑控制器（硬布线控制器）与微程序控制器的比较，错误的是_______。
组合逻辑控制器的设计和调试均非常复杂，且代价很大；
与微程序控制器相比，组合逻辑控制器的速度较快，其速度主要取决于逻辑电路的延迟；
喵查答案：微程序控制器的控制信号首先用逻辑表达式列出，经过简化后用门电路或门阵列器件实现，因而显得较为复杂，当修改指令或增加指令时非常麻烦；
微程序是存储在控制存储器之中。
50 关于组合逻辑控制器（硬布线控制器）与微程序控制器的比较，正确的是________。
喵查答案：从性能上来比较，在同样的半导体工艺条件下，组合逻辑控制方式比微程序控制的速度快；
组合逻辑控制器的结构比较规整，大大减少了控制器的复杂性和非标准化程度；
微程序控制器的控制信号首先用逻辑表达式列出，经过简化后用门电路或门阵列器件实现，因而显得较为复杂，当修改指令或增加指令时非常麻烦；
在超高速计算机的设计中，往往采用微程序控制器方法。
51 取指周期的操作与指令的操作码无关。
喵查答案：正确
错误
52 微指令是指控制存储器中的一个单元的内容。
喵查答案：正确
错误
53 指令周期是指人CPU从主存取出一条指令开始到执行这条指令完成所需的时间。
喵查答案：正确
错误
54 微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执行速度。
正确
喵查答案：错误
55 一个指令周期由若干个机器周期组成。
喵查答案：正确
错误
56 组合逻辑控制器（硬布线控制器）比微程序控制器的速度快。
喵查答案：正确
错误
57 水平型微指令相比于垂直型微指令，实现相同指令功能，编写的微程序通常要长。
正确
喵查答案：错误
58 程序计数器是用来保存形成下一条即将执行指令的地址，并具有自增功能。
喵查答案：正确
错误
59 数据缓冲寄存器用来保存当前正在执行的指令的寄存器
正确
喵查答案：错误
60 在微程序控制器中，微指令寄存器用于存放微程序。
正确
喵查答案：错误
计算机组成原理结课考试
1 在计算机中，存放微指令的控制存储器隶属于（）。
外存
高速缓存
内存
喵查答案：CPU
2 关于微指令的编码方式，下面叙述正确的是（）。
直接表示法和编码表示法不影响微指令的长度。
喵查答案：一般情况下，直接表示法的微指令位数多。
一般情况下，编码表示法的微指令位数多。
以上都不对。
3 将微程序存储在ROM中不加修改的控制器属于（ ）。
组合逻辑控制器
动态微程序控制器
喵查答案：静态微程序控制器
4 在微程序控制器中，机器指令和微指令的关系是（）。
每一条机器指令有一条微指令来执行。
一条微指令头若干条机器指令组成。
喵查答案：每一条机器指令由一段用微指令组成的微程序来解释执行。
一段微程序由一条机器指令来执行。
5 与微指令周期对应的是（）。
指令周期
喵查答案：机器周期
节拍周期
时钟周期
6 微程序存放在（）中。
喵查答案：控制存储器
RAM
指令寄存器
内存储器
7 PSW用来存放（）。
算术运算结果
逻辑运算结果
运算类型
喵查答案：算术、逻辑运算及测试指令的结果状态
8 在CPU中，跟踪后续指令地址的寄存器是（）。
指令寄存器
喵查答案：程序计数器
地址寄存器
PSW
9 有如下C语言程序段： short si=-32767； unsigned short usi=si； 执行上述两条语句后，usi的值为_______。
-32767
32767
32768
喵查答案：32769
10 下列选项中，能缩短程序执行时间的措施是 （ ） 。I．提高CPU时钟频率 Ⅱ．优化数据通路结构 Ⅲ．对程序进行编译优化
仅I和Ⅱ
仅I和Ⅲ
仅Ⅱ和Ⅲ
喵查答案：I、Ⅱ、Ⅲ
11 考虑以下 C 语言代码：unsigned short usi=65535 ；short si=usi ；执行上述程序段后，si的值是_______。
喵查答案：-1
-32767
-32768
-65535
12 相对于微程序控制器，硬布线控制器的特点是_______。
相对于微程序控制器，硬布线控制器的特点是_______。
指令执行速度慢，指令功能的修改和扩展难
指令执行速度快，指令功能的修改和扩展容易
喵查答案：指令执行速度快，指令功能的修改和扩展难
13 水平型微指令和垂直型微指令相比，（ ）。
前者一次只能完成一个操作。
喵查答案：后者一次只能完成一个操作。
两者都是一次只能完成一个操作。
两者都是一次完成多个操作。
14 计算机操作的最小时间单位是（ ）。
喵查答案：时钟周期
指令周期
cpu周期
中断周期
15 在CPU中,跟踪下一条要执行的指令的地址的寄存器是( )。
喵查答案：PC
MAR
MDR
IR
16 存放欲执行指令的寄存器是( )。
MAR
PC
MDR
喵查答案：IR
17 下面有关CPU的叙述中，哪一个是正确的：（ ）。
喵查答案：RISC的特点包括：寄存器数量多，采用流水线技术，指令长度固定，访问主存只有取数存数指令和主要用硬布线控制逻辑等。
硬布线逻辑控制器为每条指令按时间顺序提供相应的控制信号，而且比微程序控制器的执行速度快，内部结构较规整，易扩充修改。
微指令格式中的控制字段，只能够选用直接控制法、字段直接编码法中的一种。
微指令格式中的下址字段，与指令格式中的地址字段一样，指出了操作数的地址信息。
18 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有( )
5 位
6位
喵查答案：15
33位
19 通用寄存器属于____部分。
喵查答案：运算器
控制器
存储器
I/O接口
20 关于组合逻辑控制器与微程序控制器的比较，错误的是_______。
组合逻辑控制器的设计和调试均非常复杂，且代价很大；
与微程序控制器相比，组合逻辑控制器的速度较快，其速度主要取决于逻辑电路的延迟；
喵查答案：微程序控制器的控制信号首先用逻辑表达式列出，经过简化后用门电路或门阵列器件实现，因而显得较为复杂，当修改指令或增加指令时非常麻烦；
微程序是存储在控制存储器之中。
21 在计算机中，存放微指令的控制存储器隶属于（）。
外存
高速缓存
内存
喵查答案：CPU
22 关于微指令的编码方式，下面叙述正确的是（）。
直接表示法和编码表示法不影响微指令的长度。
喵查答案：一般情况下，直接表示法的微指令位数多。
一般情况下，编码表示法的微指令位数多。
以上都不对。
23 将微程序存储在ROM中不加修改的控制器属于（ ）。
组合逻辑控制器
动态微程序控制器
喵查答案：静态微程序控制器
24 在微程序控制器中，机器指令和微指令的关系是（）。
每一条机器指令有一条微指令来执行。
一条微指令头若干条机器指令组成。
喵查答案：每一条机器指令由一段用微指令组成的微程序来解释执行。
一段微程序由一条机器指令来执行。
25 与微指令周期对应的是（）。
指令周期
喵查答案：机器周期
节拍周期
时钟周期
26 微程序存放在（）中。
喵查答案：控制存储器
RAM
指令寄存器
内存储器
27 PSW用来存放（）。
算术运算结果
逻辑运算结果
运算类型
喵查答案：算术、逻辑运算及测试指令的结果状态
28 在CPU中，跟踪后续指令地址的寄存器是（）。
指令寄存器
喵查答案：程序计数器
地址寄存器
PSW
29 有如下C语言程序段： short si=-32767； unsigned short usi=si； 执行上述两条语句后，usi的值为_______。
-32767
32767
32768
喵查答案：32769
30 下列选项中，能缩短程序执行时间的措施是 （ ） 。I．提高CPU时钟频率 Ⅱ．优化数据通路结构 Ⅲ．对程序进行编译优化
仅I和Ⅱ
仅I和Ⅲ
仅Ⅱ和Ⅲ
喵查答案：I、Ⅱ、Ⅲ
31 考虑以下 C 语言代码：unsigned short usi=65535 ；short si=usi ；执行上述程序段后，si的值是_______。
喵查答案：-1
-32767
-32768
-65535
32 相对于微程序控制器，硬布线控制器的特点是_______。
相对于微程序控制器，硬布线控制器的特点是_______。
指令执行速度慢，指令功能的修改和扩展难
指令执行速度快，指令功能的修改和扩展容易
喵查答案：指令执行速度快，指令功能的修改和扩展难
33 水平型微指令和垂直型微指令相比，（ ）。
前者一次只能完成一个操作。
喵查答案：后者一次只能完成一个操作。
两者都是一次只能完成一个操作。
两者都是一次完成多个操作。
34 计算机操作的最小时间单位是（ ）。
喵查答案：时钟周期
指令周期
cpu周期
中断周期
35 在CPU中,跟踪下一条要执行的指令的地址的寄存器是( )。
喵查答案：PC
MAR
MDR
IR
36 存放欲执行指令的寄存器是( )。
MAR
PC
MDR
喵查答案：IR
37 下面有关CPU的叙述中，哪一个是正确的：（ ）。
喵查答案：RISC的特点包括：寄存器数量多，采用流水线技术，指令长度固定，访问主存只有取数存数指令和主要用硬布线控制逻辑等。
硬布线逻辑控制器为每条指令按时间顺序提供相应的控制信号，而且比微程序控制器的执行速度快，内部结构较规整，易扩充修改。
微指令格式中的控制字段，只能够选用直接控制法、字段直接编码法中的一种。
微指令格式中的下址字段，与指令格式中的地址字段一样，指出了操作数的地址信息。
38 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有( )
5 位
6位
喵查答案：15
33位
39 通用寄存器属于____部分。
喵查答案：运算器
控制器
存储器
I/O接口
40 关于组合逻辑控制器与微程序控制器的比较，错误的是_______。
组合逻辑控制器的设计和调试均非常复杂，且代价很大；
与微程序控制器相比，组合逻辑控制器的速度较快，其速度主要取决于逻辑电路的延迟；
喵查答案：微程序控制器的控制信号首先用逻辑表达式列出，经过简化后用门电路或门阵列器件实现，因而显得较为复杂，当修改指令或增加指令时非常麻烦；
微程序是存储在控制存储器之中。
41 关于组合逻辑控制器与微程序控制器的比较，正确的是________。
喵查答案：从性能上来比较，在同样的半导体工艺条件下，组合逻辑控制方式比微程序控制的速度快；
组合逻辑控制器的结构比较规整，大大减少了控制器的复杂性和非标准化程度；
微程序控制器的控制信号首先用逻辑表达式列出，经过简化后用门电路或门阵列器件实现，因而显得较为复杂，当修改指令或增加指令时非常麻烦；
在超高速计算机的设计中，往往采用微程序控制器方法。
42 指令周期是指（）。
CPU从主存取出一条指令的时间。
CPU执行一条指令的时间。
喵查答案：CPU从主存取出一条指令加上执行这条指令的时间。
时钟周期时间。
43 一节拍脉冲持续的时间长短是（）。
指令周期
机器周期
喵查答案：时钟周期
以上都不对
44 直接转移指令的功能是将指令的地址代码送入（）。
累加器
地址寄存器
喵查答案：程序计数器
存储器
45 以硬连线方式构成的控制器也称为（）。
喵查答案：组合逻辑控制器
微程序控制器
存储逻辑控制器
运算器
46 计算机主频的周期是指（）。
指令周期
喵查答案：时钟周期
CPU周期
存取周期
47 程序计数器PC属于（ ）。
运算器
喵查答案：控制器
存储器
I/O接口
48 CPU组成中不包括（ ）。
指令寄存器
指令译码器
地址寄存器
喵查答案：地址译码器
49 CPU内通用寄存器的位数取决于（ ）。
存储器容量
喵查答案：机器字长
指令的长度
CPU的管脚数
50 补码定点整数 1001 0101 右移1位后的值为( )
0100 1010
0100 10101
1000 1010
喵查答案：1100 1010
51 补码定点整数0101 0101左移两位后的值为（ ）
01000111
喵查答案：0101 0100
0100 0110
0101 0101
52 某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为[x]补=11110100，[y]补=10110000。若整型变量 z=2*x+y/2，则 z 的机器数为( )
0 0100100
喵查答案：1 1000000
1 0101010
溢出
53 在浮点数原码运算时，判定结果为规格化数的条件是____。
阶的符号位与尾数的符号位不同
尾数的符号位与最高数值位相同
尾数的符号位与最高数值位不同
喵查答案：尾数的最高数值位为1
54 长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为____。
两者可表示的数的范围和精度相同
喵查答案：前者可表示的数的范围大但精度低
后者可表示的数的范围大且精度高
前者可表示的数的范围大且精度高
55 长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ ）
两者可表示的数的范围和精度相同
喵查答案：前者可表示的数的范围大但精度低
后者可表示的数的范围大且精度高
前者可表示的数的范围大且精度高
56 下列说法中正确的是____。
采用变形补码进行加减法运算可以避免溢出
只有定点数运算才有可能溢出，浮点数运算不会产生溢出
只有将两个正数相加时才有可能产生溢出
喵查答案：采用变形补码进行加减运算可以检测溢出
57 计算机系统中采用补码运算的目的是为了
与手工运算方式保持一致
提高运算速度
喵查答案：简化计算机的设计
提高运算的精度
58 运算器的主要功能是进行______。
逻辑运算
算术运算
喵查答案：逻辑运算和算术运算
只作加法
59 运算器虽有许多部件组成，但核心部件是：（ ）
数据总线
喵查答案：算术逻辑运算单元
多路开关
通用寄存器
60 加法器采用并行进位的目的是（ ）
增强加法器功能
简化加法器设计
喵查答案：提高加法器运算速度
保证加法器可靠性
61 用8片74181和两片74182可组成（ ）
组内并行进位，组间串行进位的32位ALU
喵查答案：二级先行进位结构的32位ALU
组内先行进位，组间先行进位的16位ALU
三级先行进位结构的32位ALU
62 ALU作为运算器的核心部件，其属于（ ）
时序逻辑电路
喵查答案：组合逻辑电路
控制器
寄存器
63 并行加法器中，每位全和的形成除与本位相加二进制数值位有关外，还与（ ）有关。
低位数值大小
低位数的全和
高位数值大小
喵查答案：低位数送来的进位
64 若x=103，y=-25.则下列表达式采用8位定点补码运算实现时，会发生溢出的是( ）
喵查答案：x-y
-x+y
x+y
-x-y
65 若[X]补=X0,X1X2… Xn,其中X0为符号位、X1为最高数位。若( )，则当补码左移时将会发生溢出。
X0=X
喵查答案：X0≠X1
X1=0
X1=1
66 指令周期是指（）。
67 一节拍脉冲持续的时间长短是（）。
68 直接转移指令的功能是将指令的地址代码送入（）。
69 以硬连线方式构成的控制器也称为（）。
70 计算机主频的周期是指（）。
71 程序计数器PC属于（ ）。
72 CPU组成中不包括（ ）。
73 CPU内通用寄存器的位数取决于（ ）。
74 定点数下溢指的是（ ）。
运算结果的绝对值小于机器所能表示的最小绝对值
喵查答案：运算的结果小于机器所能表示的最小负数
运算的结果小于机器所能表示的最小正数
运算结果的最低有效位产生的错误
75 在定点数运算中产生溢出的原因是（ ）。
运算过程中最高位产生了进位或借位
参加运算的操作数超出了机器的表示范围
喵查答案：运算的结果超出了机器的表示范围
寄存器的位数太少，不得不舍弃最低有效位
76 在浮点机中（ ）是隐含的。
阶码
尾数
数符
喵查答案：基数
77 在微程序控制器中，机器指令和微指令的关系是（）。
78 与微指令周期对应的是（）。
79 微程序存放在（）中。
80 PSW用来存放（）。
81 在CPU中，跟踪后续指令地址的寄存器是（）。
82 由4个“1”和4个“0”组成的8位二进制补码，能表示的最小整数是（ ）
-16
-125
喵查答案：-121
-8
83 在原码加减交替法(又称为不恢复余数法）的算法中：（ ）
每步操作后，若不够减，则需恢复余数
若出现余数为负数时，则恢复余数
整个算法过程中，从不恢复余数
喵查答案：仅当最后一步不够减时，才恢复一次余数
84 在原码一位乘法中，（ ）。
符号位参与运算
喵查答案：符号位不参与运算
符号位参与运算，并根据运算结果改变结果的符号位
符号位不参与运算，并根据运算结果确定结果的符号
85 已知X为整数，且[X]补= 10011011，则X的十进制数值是______。
+155
喵查答案：–101
–155
+101
86 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。
行波进位
喵查答案：组内先行进位，组间先行进位
组内先行进位，组间行波进位
组内行波进位，组间先行进位
87 在定点二进制运算器中，减法运算一般通过（ ）来实现。
原码运算的二进制减法器
补码运算的二进制减法器
原码运算的十进制加法器
喵查答案：补码运算的二进制加法器
88 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
+（1 – 2-32）
喵查答案：+（1 – 2-31）
89 若浮点数尾数用补码表示，则判断该浮点数是否为规格化数的方法是（ ）
阶符与数符相同为规格化数
阶符与数符相异为规格化数
喵查答案：阶符与数符相异为规格化数
数符与尾数小数点后第一位数字相同为规格化数
90 计算机操作的最小时间单位是（ ）。
91 在CPU中,跟踪下一条要执行的指令的地址的寄存器是( )。
92 存放欲执行指令的寄存器是( )。
93 下面有关CPU的叙述中，哪一个是正确的：（ ）。
94 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有( )
95 通用寄存器属于____部分。
96 若【x】补=1.01011，则对【x】求补后，【-x】补为（ ）
0.10100
1.10101
喵查答案：0.10101
0.01011
97 若X=-25，y=103,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（ ）
x+y
喵查答案：-x+y
x-y
-x-y
98 假设机器字长为16位，定点表示，尾数15位，数符1位，如果用原码定点整数表示，最大正数是________。
喵查答案：(215-1)10
(214-1)10
(215-1)8
(215)10
99 定点8位字长的字，采用补码形式表示8位二进制小数，可表示的数范围为：（ ）
－127～＋127
－128～＋127
-（1-2-7）～1-2-7
喵查答案：-1～1-2-7
100 程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）
8.4
11.7
喵查答案：16.8
14
101 假定基准程序A在某计算机上的时间是100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（）
55秒
65秒
60秒
喵查答案：70秒
102 当前设计高性能计算机的重要技术途径是（）
提高CPU主频
扩大主存容量
采用非冯诺依曼体系、结构
喵查答案：采用并行处理技术
103 Cpu的CPI与下列哪些因素无关？
系统结构
喵查答案：时钟频率
指令集
计算机组织
104 下列( )不属于系统软件。
喵查答案：数据库系统
操作系统
编译程序
以上三种都属于系统程序
105 下列叙述中正确的是( )。
寄存器的设置对汇编语言是透明的
实际应用程序的测试结果能够全面代表计算机的性能
喵查答案：系列机的基本特性是指令系统向后兼容
软件和硬件在逻辑功能上是等价的
106 某数采用IEEE754单精度浮点数格式表示为C640 0000H，则该数的值是：（ ）
-0.5×213
-0.5×212
喵查答案：-1.5×213
-1.5×212
107 运算器虽有许多部件组成，但核心部件是：（ ）
数据总线
喵查答案：算术逻辑运算单元
多路开关
通用寄存器
108 在机器数中，（）的零的表示形式为唯一的。
原码
喵查答案：补码
反码
原码和反码
109 下列数中最小的数为：（）
（101001）2
（52）8
喵查答案：（101001）BCD
（233）16
110 若X=－0.1010，则其对应的[X]补为（ ）。
喵查答案：1.0110
1.0101
1.1010
0.1010
111 若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法是
阶符与数符相同为规格化表示
阶符与数符相异为规格化表示
喵查答案：数符与尾数小数点后第一位数字相异为规格化表示
数符与尾数小数点后第一位数字相同为规格化表示
112 浮点数下溢，指的是________。
喵查答案：运算结果很接近零，使得计算结果的大小小于浮点数可以表示的最小数字
运算结果小于处理器所能表示的最小正数；
运算结果小于处理器所能表示的最小负数；
运算结果大于处理器所能表示的最大正数。
113 浮点加(减)法运算过程需要如下4个操作步骤，正确的加(减)法操作流程组合应该是_________。①零操作数检查；②结果规格化及舍入处理；③尾数加(减)运算；④对阶操作；
④③①②
喵查答案：①④③②
②①④③
①③④②
114 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是_______。
喵查答案：24位
26位
28位
32位
115 下列寻址方式中，最适合按下标顺序访问一维数组元素的是______。
相对寻址
寄存器寻址
直接寻址
喵查答案：变址寻址
116 单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用___寻址方式。
堆栈
立即
喵查答案：隐含
间接
117 就获取操作数的速度而言，以下寻址方式中，速度最快的是______；速度最慢的是________。
喵查答案：立即数寻址、间接寻址
寄存器间接寻址、间接寻址
寄存器寻址、基址寻址
变址寻址、基址寻址
118 寄存器间接寻址方式中，真实操作数是存放在_________。
硬盘
程序计数器
通用寄存器
喵查答案：内存
119 下列关于立即寻址方式操作数所在位置的说法正确的是（ ）。
喵查答案：操作数在指令中
操作数在寄存器中
操作数地址在寄存器
操作数地址（主存）在指令中
120 下列寻址方式中，最适合按下标顺序访问一维数组元素的是______。
相对寻址
寄存器寻址
直接寻址
喵查答案：变址寻址
121 以下四种类型的二地址指令中，执行时间最短的是____。
喵查答案：RR型
RS型
SS型
SR型
122 微程序控制器中，关于机器指令、微指令、微地址，正确的说法是________。
每一条机器指令由一条微指令来执行；
不同的机器指令对应的微指令数量一定不同；
微地址就是微指令在寄存器中的地址。
喵查答案：每一条机器指令由一段用微指令编成的微程序来解释执行；
123 下列关于微操作的描述中，错误的是________。
同一CPU周期中，相容性微操作可以并行执行；
喵查答案：同一CPU周期中，互斥性微操作可以并行执行；
不同的CPU周期中，互斥性微操作可以串行执行；
不同的CPU周期中，相容性微操作可以串行执行。
124 程序计数器是指（ ）。
可存放指令的寄存器
喵查答案：存放下一条指令地址的寄存器
本身具有计数逻辑与移位逻辑的寄存器
可存放程序状态字的寄存器
125 假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是_______。
1000H
2000H
3000H
喵查答案：4000H
126 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是_______。
喵查答案：间接寻址
基址寻址
相对寻址
变址寻址
127 某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是_______。
2006H
2007H
喵查答案：2008H
2009H
128 某计算机采用16位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有48条指令，支持直接、间接、立即、相对4种寻址方式，单地址指令中直接寻址方式可寻址范围是_______。
喵查答案：0~255
0~1023
-128~127
-512~511
129 某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是_______。
喵查答案：-32768~+32767
-32767~+32768
-65536~+65535
-65535~+65536
130 有效容量为128KB的Cache,每块16字节，采用8路组相联。字节地址为1234567H的单元调入该cache，则其标志tag应为（ ）。
1234H
喵查答案：048DH
2468H
12345H
131 设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为2个字，若cache的内容初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（
）。
1
2
喵查答案：3
4
132 采用虚拟存储器的主要目的是（ ）。
提高主存储器的存取速度
喵查答案：扩大主存储器的存储空间，且能进行自动管理和调度
提高外存储器的存取速度
扩大外存储器的存储空间
133 某计算机的Cache共有16块，采用2路组相连映射方式，每个主存块大小为32字节，按字节编址。主存127号单元所在主存块应装入到cache的组号是（ ）。
0
2
喵查答案：3
4
134 下列存储器中，在工作期间需要周期性刷新的是（ ）。
SRAM
Flash
喵查答案：SDRAM
ROM
135 下列说法中，正确的是（ ）。
半导体RAM信息可读可写，且断电后仍能保持信息
DRAM是易失性RAM，而SRAM是不易失的
喵查答案：半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
半导体RAM是非易失性RAM
136 动态RAM采用下列哪种刷新方式时，不存在死时间（ ）。
集中式刷新
喵查答案：分散式刷新
异步式刷新
都不对
137 DRAM的刷新，是以（ ）为单位的。
存储单元
喵查答案：行
列
存储字
138 指出下面描述汇编语言特性的句子中概念上有错误的句子（ ）。
对程序员的训练要求来说，需要硬件知识
汇编语言对机器的依赖性高
喵查答案：汇编语言的源程序通常比高级语言源程序短小
汇编语言编写的程序执行速度比高级语言快
139 指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式可以实现：（ ）。
堆栈寻址
程序的条件转移
程序的无条件转移
喵查答案：B和C
140 程序控制类指令的功能是：（ ）。
进行算术运算和逻辑运算
进行主存与CPU之间的数据传送
进行CPU和I/O设备之间的数据传送
喵查答案：改变程序执行的顺序
141 变址寻址方式中，操作数的有效地址等于（ ）。
基址寄存器内容加上形式地址
堆栈指示器内容加上形式地址
喵查答案：变址寄存器内容加上形式地址
程序计数器内容加上形式地址
142 寄存器间接寻址方式中，操作数处在（ ）。
通用寄存器
喵查答案：主存单元
程序计数器
堆栈
143 对某个寄存器中操作数的寻址方式称为（ ）。
直接寻址
间接寻址
寄存器间接寻址
喵查答案：寄存器（直接）寻址
144 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用（）
堆栈寻址方式
立即寻址方式
喵查答案：隐含寻址方式
间接寻址方式
145 指令系统中采用不同寻址方式的目的主要是：（ ）
实现存储程序和程序控制
喵查答案：缩短指令长度，扩大寻址空间，提高编程灵活性
可以直接访问内存
提供扩展操作码的可能，并降低指令译码难度
146 下列说法正确的是____。
存储周期就是存储器读出或写入的时间
双端口存储器采用了两套相互独立的读写电路，实现并行存取
喵查答案：双端口存储器在左右端口地址码不同时会发生读/写冲突
在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式
147 在请求分页存储管理方案中，若某用户空间为16个页面，页长1KB，现有页表如下，逻辑地址0A2CH所对应的物理地址为（ ）页号 物理页号0 11 52 33 74 2
1E2CH
喵查答案：0E2CH
032CH
302CH
148 采用8K×8位的SRAM芯片设计一个64K×32位的存储器，需要SRAM芯片数目为_________片。
16
喵查答案：32
24
48
149 下列存储器中可在线改写的只读存储器是（ ）。
喵查答案：EEPROM
EPROM
ROM
PROM
150 CPU可直接访问的存储器是（ ）。
光盘存储器
虚拟存储器
磁盘存储器
喵查答案：主存储器
151 下列四个关于SRAM和DRAM的叙述中，错误的是( )。①DRAM主要的工作原理是利用电容内存储电荷的多少来代表一个二进制比特（bit）是1还是0；②由于SRAM具有复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于高储存密度、低成本的应用；③DRAM不需要刷新，SRAM需要刷新；④SRAM是随机访问存储器，DRAM不是随机访问存储器；
②③
①④
①②
喵查答案：③④
152 在下列存储器中，存取速度最快的存储器是（ ）。
喵查答案：高速缓存
磁盘
主存
光盘
153 某计算机字长为16位，主存储芯片的容量为128MB，若按单字编址（即2个字节构成一个访问单元），则该主存储芯片的地址范围应该为________。
0000000H — 1FFFFFFH
喵查答案：0000000H — 3FFFFFFH
0000000H — AFFFFFFH
0000000H — BFFFFFFH
154 某计算机字长为16位，主存储芯片的容量为128MB，若按单字编址（即2个字节构成一个访问单元），则该主存储芯片的地址范围应该为________。
喵查答案：0000000H — 3FFFFFFH
0000000H — 1FFFFFFH
0000000H — AFFFFFFH
0000000H — BFFFFFFH
155 某SRAM芯片，其存储容量为256K×8位，该芯片的地址线和数据线数目为_______。
8，256
256，8
喵查答案：18，8
8，8
156 一个8位的计算机系统以16位来表示地址,则该计算机系统有()个地址空间。
256
65535
喵查答案：65536
131072
157 下列关于CPU存取速度的比较中,正确的是( )
Cache>内存>寄存器
寄存器>Cache>内存
喵查答案：Cache>寄存器>内存
寄存器>内存>Cache
158 MAR和MDR的位数分別为( )。
喵查答案：地址码长度、存储字长
存储字长、存储字长
地址码长度、地址码长度
存储字长、地址码长度
159 下面有关多模块交叉存储器的说法中，（ ）是错误的。
多模块交叉存储器实质上是一种模块式存储器，它能并行执行多个独立的读写操作。
喵查答案：多模块交叉存储器的每个模块的体选信号通常是由地址总线的高位经过译码产生的。
多模块交叉存储器的每个模块都有自己的MAR和MDR。
多模块交叉存储器的每个模块的地址是不连续的，相邻地址的单元位于相邻的模块。
160 某计算机主存空间为4 GB，字长为32位，按字节编址，采用32位定长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是（ ）
30、30
喵查答案：30、32
32、30
32、32
161 假定用若干个16K×4位芯片组成一个64K×8位存储器，则地址1B1FH所在芯片的最小地址是（ ）
1000H
喵查答案：0000H
1700H
1800H
162 下列各类存储器中，不采用随机存取方式的是：（ ）。
EPROM
喵查答案：CD-ROM
DRAM
SRAM
163 和外存储器相比，内存储器的特点是（ ）。
容量大、速度快、成本低
容量大、速度慢、成本高
喵查答案：容量小、速度快、成本高
容量小、速度快、成本低
164 某SRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（ ）。
8，512
512，8
18，8
喵查答案：19，8
165 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（ ）。
DRAM
喵查答案：SRAM
FLASH
EPROM
166 某计算机字长16位，它的存储容量为64KB，若按字编址，那么它的寻址范围为：（ ）
0～64K
喵查答案：0～32K
0～64KB
0～32KB
167 8片74181ALU和2片74812CLA器件相配合，构成如下32位 （ ）。
全先行进位ALU
单级先行进位ALU
喵查答案：两级先行进位ALU
三级先行进位ALU
168 下列关于浮点数加减运算的叙述中，正确的是（ ）。
Ⅰ.对阶操作不会引起阶码上溢或者下溢
Ⅱ.右规和尾数舍入都可能引起阶码下溢
Ⅲ.左规时可能引起阶码下溢
Ⅳ.尾数溢出时结果不一定溢出
仅Ⅱ、Ⅲ
仅Ⅰ、Ⅱ、Ⅳ
喵查答案：仅Ⅰ、Ⅲ、Ⅳ
Ⅰ、Ⅱ、Ⅲ、Ⅳ
169 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。
行波进位
喵查答案：组内先行进位，组间先行进位
组内先行进位，组间行波进位
组内行波进位，组间先行进位
170 某计算机字长为32位，主存储芯片的容量为128MB，若按单字编址（即4个字节构成一个访问单元），则该内存芯片的地址范围应该为________。
0000000H — 0FFFFFFH
0000000H — 3FFFFFFH
喵查答案：0000000H — 1FFFFFFH
0000000H — 7FFFFFFH
171 以下说法中，正确的是( )。
只有定点数运算才会产生溢出；
喵查答案：对于浮点运算结果产生的“尾数溢出”，可以通过调整阶码来实现规格化；
只有将两个正数相加时才有可能产生溢出；
采用变形补码进行加减法运算可以避免溢出。
172 计算机的存储器采用分级方式是为了（ ）。
方便编程
喵查答案：解决容量、速度、价格三者之间的矛盾
保存大量数据方便
操作方便
173 计算机的存储系统是指（ ）。
RAM
ROM
主存储器
喵查答案：Cache、主存储器和外存储器
174 存储器的存取周期是指（ ）。
存储器的读出时间
存储器的写入时间
喵查答案：存储器进行连续读或写操作所允许的最短时间间隔
存储器进行一次读或写操作所需的平均时间
175 某存储器容量为64KB，按字节编址，地址 0000H-3FFFH为ROM区，其余为RAM区。若采用8K×4的SRAM芯片进行设计，则需要该芯片的数量是_____。
7
14
6
喵查答案：12
176 下列有关存储器的描述中，正确的是（ ）。
多级存储体系由Cache、主存和虚拟存储器构成
在虚拟存储器中，外存和主存以相同的方式工作，因此，允许程序员用比主存空间大的多的外存空间编程
采用虚拟存储器的主要目的是扩大外存储器的存储空间
喵查答案：Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。
177 磁盘属于（ ）类型的存储器。
随机存取存储器
只读存储器
顺序存取存储器
喵查答案：半顺序存取存储器（直接存取存储器）
178 微型计算机的发展以（ ）技术为标志。
操作系统
喵查答案：微处理器
磁盘
软件
179 应用在飞机上的导航系统上的计算机属于（ ）
通用计算机
喵查答案：专用计算机
超级计算机
并行计算机
180 ENIAC所用的主要元件是（ ）
集成电路
喵查答案：电子管
晶体管
以上各项都不对
181 目前被广泛使用的计算机是( )
喵查答案：电子数字计算机
模拟计算机
数字模拟混合计算机
特殊用途计算机
182 所谓第二代计算机是以（ ）为主要器件。
集成电路
超大规模集成电路
喵查答案：晶体管
电子管
183 以真空管为主要器件的是( )
喵查答案：第一代计算机
第二代计算机
第三代计算机
第四、第五代计算机
184 假定计算机M1和M2具有相同的指令集体系结构(ISA)，主频分别为1 GHz和1.2GHz。在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时问的比值是______。
0.625
0.4
喵查答案：2.4
1.6
185 假定计算机M1和M2具有相同的指令集体系结构(ISA)，主频分别为1.5 GHz和1.8GHz。在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时问的比值是______。
0.4
0.625
喵查答案：2.4
1.6
186 将高级语言源程序转换为机器级目标代码文件的程序是( )。
汇编程序
链接程序
喵查答案：编译程序
解释程序
187 关于编译程序和解释程序,下面说法错误的是( )。
编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
编译程序编译时间较长,运行速度较快
喵查答案：解释程序方法较简单,运行速度也较快
解释程序将源程序翻译成机器语言,并且翻译一条以后,,立即执行这条语句
188 下列( )属于应用软件。
操作系统
编译程序
连接程序
喵查答案：文本处理
189 ( )是程序运行时的存储位置,包括所需的数据。
数据通路
喵查答案：主存
硬盘
操作系统
190 以下说法错误的是( )
硬盘是外部设备
软件的功能与硬件的功能在逻辑上是等效的
硬件实现的功能一般比软件实现具有更高的执行速度
喵查答案：软件的功能不能用硬件取代
191 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中,区分它们的依据是（）
指令操作码的译码结果
喵查答案：指令周期的而不同阶段
指令和数据的寻址方式
指令和数据所在的存储单元
192 下列（ ）是冯诺依曼机工作方式的基本特点:
多指令流单数据流
喵查答案：按地址访问并顺序执行指令
堆栈操作
存储器按内容选择地址
193 到目前为止，计算机中所有的信息仍以二进制方式表示的理由是（ ）
节约元件
运算速度快
喵查答案：由物理器件的性能决定
信息处理方便
194 冯诺依曼机的体系结构主要由( )五大部分组成。
外部存储器、内部存储器、CPU、显示器、打印
输入设备、输出设备、控制器、存储器、外设
喵查答案：运算器、控制器、存储器、输入设备、输出设备
都不是
195 不属于冯诺依曼型计算机体系结构必要的组成部分是______。
存储器
喵查答案：Cache
输入设备
CPU
/pay