中国大学MOOC 计算机组成-北京大学测…

文章目录[隐藏]

第一讲计算机基本结构（Basic Components of a Computer）
第二讲指令系统体系结构（Instruction Set Architecture）
第三讲算术逻辑单元（Arithmetic Logic Unit）
第四讲乘法器和除法器（Multiplier and Divider）
第五讲单周期处理器（Single Cycle Processor）
第六讲流水线处理器（Pipelined Processor）
第七讲存储层次结构（Memory Hierarchy）
第八讲中断与异常（Interruption and Exception）
第九讲输入输出接口（Input/Output System）
期末考试

第一讲计算机基本结构（Basic Components of a Computer）

1 下列关于冯•诺依曼结构计算机英文缩写对照关系错误的是
喵查答案：R——Register
CA——Central Arithmetical
CC——Central Control
M——Memory
I——Input
O——Output

2 下列关于冯•诺依曼结构计算机中英文对照关系错误的是
喵查答案：管理器——M
运算器——CA
控制器——CC
输入设备——I
输出设备——O
外部记录介质——R

3 下列关于冯•诺依曼结构描述错误的是
喵查答案：数据与程序采用十进制的方式进行存储
最早出自《关于EDVAC的报告草案》
采用“存储程序”的思想
主要由五大部分组成
工作时自动从存储器中取出指令加以执行

4 下列关于EDVAC的描述正确的是
喵查答案：全称为“离散变量自动电子计算机”
世界上第一台通用电子计算机
使用十进制
使用晶体管
第一台采用冯·诺依曼结构的计算机

5 哪位人物被称为“现代电子计算机之父”？
喵查答案：冯•诺依曼
阿兰·麦席森·图灵
戈登•摩尔
史蒂夫·乔布斯
比尔·盖茨
安迪•格鲁夫

6 在计算机结构的简化模型中，下列哪个寄存器是用于记录存储单元地址的？
喵查答案：MAR
IR
PC
MDR
R0

7 下列关于反摩尔定律的表述正确的是
喵查答案：一个IT公司如果今天和18个月前卖掉同样多，同样的产品，它的营业额就要降一半。
一个IT公司如果今天和6个月前卖掉同样多，同样的产品，它的营业额就要降一半。
一个IT公司如果今天和12个月前卖掉同样多，同样的产品，它的营业额就要降一半。
一个IT公司如果今天和24个月前卖掉同样多，同样的产品，它的营业额就要降一半。

8 当前摩尔定律的常见表述是
喵查答案：当价格不变时，集成电路可容纳的晶体管数数量，约每隔18个月便会增加一倍，性能也将提升一倍。
当价格不变时，集成电路可容纳的晶体管数数量，约每隔6个月便会增加一倍，性能也将提升一倍。
当价格不变时，集成电路可容纳的晶体管数数量，约每隔12个月便会增加一倍，性能也将提升一倍。
当价格不变时，集成电路可容纳的晶体管数数量，约每隔24个月便会增加一倍，性能也将提升一倍。

9 对于按字节编址的存储器来说，控制器有10条地址线，对应的存储空间有多大？
喵查答案：1KB
10KB
1MB
10MB
1B
10B

10 下列哪项不属于系统总线？
喵查答案：逻辑总线
喵查答案：运算总线
地址总线
控制总线
数据总线

11 下列关于Intel 4004描述错误的是？
喵查答案：字长为8位
世界上第一个商业微处理器
1971年诞生
10微米的制造工艺
主频为740KHz
面积为4.2mm×3.2mm
晶体管数量为2250

12 下列关于计算机执行指令的步骤顺序正确的是？
喵查答案：取指，译码，执行，回写
译码，取指，执行，回写
取指，译码，回写，执行
取指，执行，译码，回写
取指，回写，译码，执行

13 现代计算机主存储器一般是以什么单位来进行划分的？
喵查答案：字节
比特
波特
字长
扇区
双字

14 下列哪些定律属于计算机行业的著名“定律”？
喵查答案：摩尔定律
喵查答案：反摩尔定律
墨菲定律
马太效应
木桶定律

15 下列哪些设备属于输出设备？
喵查答案：显示器
喵查答案：音箱
喵查答案：打印机
鼠标
键盘
麦克风
摄像头

16 下列哪些设备属于输入设备？
喵查答案：鼠标
喵查答案：键盘
喵查答案：麦克风
喵查答案：摄像头
显示器
音箱
打印机

17 在传统台式机主板的南北桥结构中，下列设备中哪些通过南桥进行控制？
喵查答案：硬盘
喵查答案：鼠标
喵查答案：键盘
喵查答案：U盘
CPU
内存
PCIe显卡

18 下列各选项中，哪一项不属于课程视频中提到的计算机执行指令的步骤？
喵查答案：完成
喵查答案：结束
取指
译码
执行
回写

19 下列哪些部件并称为计算机中的“大脑”？
喵查答案：控制器
喵查答案：运算器
寄存器
主存储器
外部存储器

第二讲指令系统体系结构（Instruction Set Architecture）

1 某MIPS指令的机器码是0x20A5FFFF，对应的汇编指令是什么？
喵查答案：addi $a1,$a1,-1
addi $a2,$a2,-1
ori $a1,$a1,-1
ori $a1,$a1,-1

2 某MIPS指令的机器码是0x0005402A，对应的汇编指令是什么？
喵查答案：slt $t0,$0,$a1
slt $a1,$0,$t0
or $v0,$0,$a1
or $a1,$0,$v0

3 下列关于MIPS指令的主要特点说法错误的是？
喵查答案：指令数量多，且功能复杂
指令长度固定
寻址模式简单
只有Load和Store指令可以访问存储器
需要优秀的编译器支持

4 下列关于x86系统MOV指令的传送方向和限制描述错误的是？
喵查答案：DS不能作为目的寄存器
立即数不能作为目标操作数
立即数不能直接送段寄存器
内存存储单元之间不能直接传送
CS不能作为目的寄存器
段寄存器之间不能直接传送

5 下列各数的表示形式不符合Intel汇编语言格式的是？
喵查答案：EFH
1100B
86D
6BH
41Q

6 一段x86汇编程序如下：

PUSH BX;

PUSH AX;

PUSH BX

POP CX;

PUSH BX;

PUSH AX

POP CX假设AX=1357H，BX=2468H，DS=2000H，SS=4000H则程序执行完后，CX等于多少？
喵查答案：1357H
2468H
3357H
4468H
5357H
6468H

7 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，[DI+100H]
喵查答案：24306H
25306H
24606H
2806H
2706H
2736H

8 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，[BP+SI+4]
喵查答案：24514H
25214H
24214H
2714H
2614H
2644H

9 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，2000H
喵查答案：26000H
27000H
26300H
4500H
4400H
4430H

10 8086系统中段寄存器DS的含义是？
喵查答案：数据段寄存器
代码段寄存器
附加段寄存器
堆栈段寄存器

11 8086系统中段寄存器CS的含义是？
喵查答案：代码段寄存器
数据段寄存器
附加段寄存器
堆栈段寄存器

12 8086系统中标志位CF的含义是?
喵查答案：进位标志
符号标志
奇偶标志
溢出标志
零标志

13 8086系统中标志位ZF的含义是？
喵查答案：零标志
符号标志
奇偶标志
溢出标志
进位标志

14 x86体系结构中，寄存器EAX长度为多少位？
喵查答案：32位
8位
16位
64位

15 x86体系结构中，寄存器AX长度为多少位？
喵查答案：16位
8位
32位
64位

16 下列关于Intel处理器及其推出时间描述错误的是？
喵查答案：Intel 80386——1988年
Intel 8086——1978年
Intel 80286——1982年
Intel Pentium——1993年
Intel PentiumPro——1995年
Intel Core 2——2006年
Intel Core i7——2008年

17 下列选项中哪一项不属于x86处理器的工作模式？
喵查答案：虚模式
实模式
保护模式
虚拟8086模式

18 下列关于CISC和RISC的描述错误的是？
喵查答案：CISC指令的操作数必须预存于寄存器中
CISC指令长度是不固定的
RISC指令长度是固定的
RISC架构的指令种类通常比CISC架构更少
喵查答案：RISC指令的操作数必须预存于寄存器中

19 MIPS按照指令的基本格式可以分为三种类型，以下不属于这三种类型的是？
喵查答案：O型指令
喵查答案：M型指令
R型指令
I型指令
J型指令

20 下列x86指令中，哪些属于算术运算指令？
喵查答案：ADD
喵查答案：DEC
喵查答案：MUL
MOV
IN
LEA
AND
SHL
MOVSB
CALL
JNZ
LOOP

21 某MIPS指令的机器码是0x20A5FFFF，对应的汇编指令是什么？
喵查答案：addi $a1,$a1,-1
addi $a2,$a2,-1
ori $a1,$a1,-1
ori $a1,$a1,-1

22 某MIPS指令的机器码是0x0005402A，对应的汇编指令是什么？
喵查答案：slt $t0,$0,$a1
slt $a1,$0,$t0
or $v0,$0,$a1
or $a1,$0,$v0

23 下列关于MIPS指令的主要特点说法错误的是？
喵查答案：指令数量多，且功能复杂
指令长度固定
寻址模式简单
只有Load和Store指令可以访问存储器
需要优秀的编译器支持

24 下列关于x86系统MOV指令的传送方向和限制描述错误的是？
喵查答案：DS不能作为目的寄存器
立即数不能作为目标操作数
立即数不能直接送段寄存器
内存存储单元之间不能直接传送
CS不能作为目的寄存器
段寄存器之间不能直接传送

25 下列各数的表示形式不符合Intel汇编语言格式的是？
喵查答案：EFH
1100B
86D
6BH
41Q

26 一段x86汇编程序如下：

PUSH BX;

PUSH AX;

PUSH BX

POP CX;

PUSH BX;

PUSH AX

POP CX假设AX=1357H，BX=2468H，DS=2000H，SS=4000H则程序执行完后，CX等于多少？
喵查答案：1357H
2468H
3357H
4468H
5357H
6468H

27 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，[DI+100H]
喵查答案：24306H
25306H
24606H
2806H
2706H
2736H

28 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，[BP+SI+4]
喵查答案：24514H
25214H
24214H
2714H
2614H
2644H

29 设CS=2500H，DS=2400H，SS=2430H，BP=0200H，SI=0010H，DI=0206H，计算下列x86指令源操作数的物理地址。MOV AX，2000H
喵查答案：26000H
27000H
26300H
4500H
4400H
4430H

30 8086系统中段寄存器DS的含义是？
喵查答案：数据段寄存器
代码段寄存器
附加段寄存器
堆栈段寄存器

31 8086系统中段寄存器CS的含义是？
喵查答案：代码段寄存器
数据段寄存器
附加段寄存器
堆栈段寄存器

32 8086系统中标志位CF的含义是?
喵查答案：进位标志
符号标志
奇偶标志
溢出标志
零标志

33 8086系统中标志位ZF的含义是？
喵查答案：零标志
符号标志
奇偶标志
溢出标志
进位标志

34 x86体系结构中，寄存器EAX长度为多少位？
喵查答案：32位
8位
16位
64位

35 x86体系结构中，寄存器AX长度为多少位？
喵查答案：16位
8位
32位
64位

36 下列关于Intel处理器及其推出时间描述错误的是？
喵查答案：Intel 80386——1988年
Intel 8086——1978年
Intel 80286——1982年
Intel Pentium——1993年
Intel PentiumPro——1995年
Intel Core 2——2006年
Intel Core i7——2008年

37 下列选项中哪一项不属于x86处理器的工作模式？
喵查答案：虚模式
实模式
保护模式
虚拟8086模式

38 下列关于CISC和RISC的描述错误的是？
喵查答案：CISC指令的操作数必须预存于寄存器中
CISC指令长度是不固定的
RISC指令长度是固定的
RISC架构的指令种类通常比CISC架构更少
喵查答案：RISC指令的操作数必须预存于寄存器中

39 MIPS按照指令的基本格式可以分为三种类型，以下不属于这三种类型的是？
喵查答案：O型指令
喵查答案：M型指令
R型指令
I型指令
J型指令

40 下列x86指令中，哪些属于算术运算指令？
喵查答案：ADD
喵查答案：DEC
喵查答案：MUL
MOV
IN
LEA
AND
SHL
MOVSB
CALL
JNZ
LOOP

41 IA-32寄存器模型中包括以下哪些寄存器？
喵查答案：通用寄存器
喵查答案：指令指针寄存器
喵查答案：标志寄存器
喵查答案：段寄存器
页面寄存器

第三讲算术逻辑单元（Arithmetic Logic Unit）

1 以32-bit加法器为例，综合考虑性能和电路复杂度，一般会选择哪种形式实现：
喵查答案：采用多个小规模的超前进位加法器拼接而成
采用多个小规模的行波进位加法器和超前进位加法器拼接而成
完全采用行波进位加法器
采用一个完整的超前进位加法器

2 假设一个基本逻辑门延迟为T，4-bit超前进位加法器产生和的门延迟为：
喵查答案：4T
3T
5T
6T
7T
9T

3 假设一个基本逻辑门延迟为T，超前进位加法器计算Ci+1产生的门延迟为：
喵查答案：3T
4T
5T
6T
7T

4 对于4-bit超前进位加法器，如何用生成信号Gi和传播信号Pi表示 C2：
喵查答案：G1+P1·G0+P1·P0·C0
P1·G0+P1·P0·C0
G1+P1+P0
G1+P1+P0·C0·G0
G1 +P1·P0·C0
G1+P1+C0

5 超前进位加法器相对于行波进位加法器的优化思路是：
喵查答案：提前计算出“进位输出信号”
简化电路实现的复杂程度
适用更宽位的加法运算
节省基本逻辑门之间的连线

6 假设一个基本逻辑门延迟为T， 4-bit行波进位加法器的关键路径延迟为：
喵查答案：9T
6T
7T
8T
10T
11T

7 十进制表示的算式（8-3）在二进制补码加法器上运算时的形式为：
喵查答案：1000+1101
0011+1101
0011+0011
1000-0011
1000+1011
1000-1011

8 “溢出”的检测方法是：
喵查答案：“最高位的进位输入”不等于“最高位的进位输出”
“最高位的进位输入”等于“最高位的进位输出”
“最高位的进位输入”不等于“次高位的进位输出”
“最高位的进位输入”等于“次高位的进位输出”
“最高位的进位输入”不等于“最低位的进位输出”
“最高位的进位输入”等于“最低位的进位输出”

9 对于如图所示的全加器，当A、B和进位输入Cin分别为1、0、1时，输出端口S和进位输出Cout为：
喵查答案：S=0，输出进位1
S=1，输出进位1
S=1，输出进位0
S=0，输出进位0

10 对于半加器和全加器，下列描述正确的是：
喵查答案：半加器虽能产生进位输出，但半加器本身并不能处理进位输入
半加器能产生进位输出，也能处理进位输入
半加器既不能产生进位输出，也不能处理进位输入
全加器虽能产生进位输出，但全加器本身并不能处理进位输入
全加器既不能产生进位输出，也不能处理进位输入
全加器虽能处理进位输入，但全加器本身并不能产生进位输出

11 要对一个有符号的立即数和某个寄存器中的值进行加法运算，应当用的MIPS指令及其相应操作数位置是：
喵查答案：addi rt,rs,imm
and rt,rs,imm
andi rt, imm, rs
addi rt, imm, rs
andi rt,rs,imm
addiu rt,rs,imm

12 要对一个立即数和某个寄存器中的值进行逻辑与运算，应当用的MIPS指令及其相应操作数位置是：
喵查答案：andi rt,rs,imm
and rt,rs,imm
andi rt, imm, rs
addi rt, imm, rs
addi rt,rs,imm
addiu rt,rs,imm

13 对于一个4输入异或门，当输入信号为1010和0110，输出信号为：
喵查答案：1100
1110
0011
0110
1010
1011

14 对于一个4输入或门，当输入信号为1010和0110，输出信号为：
喵查答案：1110
1100
0011
0110
1010
1011

15 对于一个4输入与门，当输入信号为1010和0110，输出信号为
喵查答案：0010
1110
1001
0110
1010
1011

16 关于行波进位加法器和超前进位加法器各自的优缺点描述正确的是：
喵查答案：行波进位加法器门延迟比超前进位加法器更长
喵查答案：行波进位加法器电路实现相对简单
超前进位加法器门延迟比行波进位加法器更长
行波进位加法器电路实现更加复杂
超前进位加法器电路实现更加简单

17 MIPS和x86对溢出的处理方式是：
喵查答案：对于MIPS，提供两类不同的指令分别处理，分别是：将操作数看做有符号数，发生“溢出”时产生异常；将操作数看做无符号数，不处理“溢出”
喵查答案：对于x86，利用标志寄存器中的OF位，发生溢出，设置OF=1
对于MIPS，提供两类不同的指令分别处理，分别是：将操作数看做无符号数，发生“溢出”时产生异常；将操作数看做有符号数，不处理“溢出”
对于x86，利用标志寄存器中的ZF位，发生溢出，设置ZF=1
对于x86，利用标志寄存器中的OF位，发生溢出，设置OF=0

18 对于“溢出”和“进位”，下列描述正确的是：
喵查答案：MIPS处理器只针对有符号数运算指令产生“溢出”异常
喵查答案：有“进位”时，不一定有“溢出”
喵查答案：有“溢出”时，不一定有“进位”
有“进位”时，一定有“溢出”
MIPS处理器针对有符号数和无符号数运算指令都可能产生“溢出”异常

19 下列哪些和时间相关的名词，是属于D触发器的特性？
喵查答案：CLK-to-Q time
喵查答案：Setup time
喵查答案：Hold time
Select time
Input time
Output time
Access time

第四讲乘法器和除法器（Multiplier and Divider）

1 对于第一版除法器，在一次循环中当余数寄存器大于0时，需要将商寄存器向哪个方向移动，需要将除数寄存器向哪个方向移动？
喵查答案：左、右
不移动，左
不移动，右
右、右
左、左
右，不移动

2 以4-bit的第一版乘法器为例，对于二进制数0010Í0011，当第2次循环结束时，被乘数寄存器、乘数寄存器和乘积寄存器的值分别是？
喵查答案：00001000，0000，00000110
00001000，0001，00000110
00000100，0000，00000110
00000100，0000，00000010

3 对于第一版乘法器，在每次循环的过程中，需要将被乘数寄存器的内容与乘积寄存器中的内容相加，并将结果放入乘积寄存器的条件是：
喵查答案：乘数寄存器的最低位为1
乘数寄存器的最低位为0
被乘数寄存器的最低位为1
被乘数寄存器的最低位为0
乘积寄存器的最低位为1

4 对于第一版乘法器，当乘数寄存器最低位为1时，在该次循环过程中，需要将乘数寄存器向哪个方向移动，需要将被乘数寄存器向哪个方向移动？
喵查答案：右、左
不移动，左
不移动，右
右、右
左、左
右，不移动

5 对于第二种除法算法，在对除法器进行面积优化后，商的结果放置在哪里？
喵查答案：余数寄存器的低32位
余数寄存器的高32位
除数寄存器的低32位
除数寄存器的高32位

6 以4-bit的第一版除法器为例，对于二进制数0111÷0010，当第2次循环结束时，商寄存器、除数寄存器和余数寄存器的值是？
喵查答案：0000，00001000，00000111
0001，00001000，00000111
0000， 00001000，11110111
0000，00010000，00000111

7 对于第一版除法器，在每次循环的过程中，需要左移商寄存器，并将其最低位设置为1的条件是：
喵查答案：余数大于等于0
余数小于0
除数寄存器的最低位为1
除数寄存器的最低位为0

8 对于本课中讲授的第二版乘法器，在对乘法器进行面积优化后，一个32-bit乘法器需要包含以下哪些部分？
喵查答案：32位ALU
喵查答案：32位的被乘数寄存器
喵查答案：64位的乘积寄存器
32位的乘数寄存器
64位ALU
32位的乘积寄存器

9 对于第一版乘法器，控制逻辑的作用是哪些？
喵查答案：控制何时对被乘数寄存器进行移位
喵查答案：控制何时对乘数寄存器进行移位
喵查答案：控制何时将新值写入积寄存器
控制何时将乘积寄存器进行移位

10 对于第一版乘法器，下列哪些属于对其进行面积优化的措施？
将加法运算和两个移位同时进行
喵查答案：将加法器和被乘数寄存器位宽减半优化面积
喵查答案：64-bit加法器缩小为32-bit
喵查答案：取消乘数寄存器
喵查答案：乘积寄存器需支持右移

11 对于32-bit的第一版乘法器，需要包含以下哪些组成部分？
喵查答案：64位ALU
喵查答案：32位的乘数寄存器
喵查答案：64位的被乘数寄存器
喵查答案：64位的乘积寄存器
32位ALU
32位的被乘数寄存器

12 对于32-bit的第一版乘法器，每次循环都需要判断的条件是哪几个？
喵查答案：乘数寄存器的最低位是否为0
喵查答案：是否循环了32次
被乘数寄存器的最低位是否为0
是否循环了31次
是否循环了33次

13 对于第二版除法器，在对除法器进行面积优化后，一个32-bit除法器需要包含以下哪些组成部分？
喵查答案：32位ALU
喵查答案：32除数寄存器
喵查答案：64位余数寄存器
64位ALU
32位商寄存器
32位余数寄存器

14 对于32-bit的第一版除法器，需要包含以下哪些组成部分？
喵查答案：64位ALU
喵查答案：32位的商寄存器
喵查答案：64位的余数寄存器
喵查答案：64位的除数寄存器
32位ALU
32位的除数寄存器

15 一个32-bit除法器，对于第一种除法算法，每次迭代时都需要判断的条件是哪几个？
喵查答案：余数寄存器是否小于0
喵查答案：是否完成了重复了33次循环
除数寄存器是否小于0
是否重复了31次循环
是否重复了32次循环

第五讲单周期处理器（Single Cycle Processor）

1 下列关于beq指令的执行描述正确的是？
喵查答案：beq指令的寄存器堆控制信号RegDst是不唯一的
喵查答案：beq指令与lw指令的数据存储器控制信号MemWr是相同的
beq指令与add指令的ALU运算类型控制信号ALUctr相同
beq指令中，向ALU提供输入的扩展部件控制信号ExtOp一定为sign
若ALU计算结果为零，则beq指令不需要执行PC+4操作

2 下列关于访存指令的控制信号描述正确的是？
喵查答案：lw指令与sw指令的ALU运算类型控制信号ALUctr相同
喵查答案：lw指令与sw指令的控制信号MemtoReg可以不相同
lw指令与sw指令的寄存器堆控制信号RegDst一定相同
lw指令与sw指令的扩展部件控制信号ExtOp可以不相同
lw指令与sw指令的数据存储器控制信号MemWr可以不相同

3 在单周期处理器上执行ori指令，使用到了下列哪些部件？
喵查答案：扩展部件（零扩展或符号扩展）
喵查答案：寄存器堆
喵查答案：ALU
数据存储器

4 在单周期处理器上执行lw指令，使用到了下列哪些部件？
喵查答案：扩展部件（零扩展或符号扩展）
喵查答案：数据存储器
喵查答案：寄存器堆
喵查答案：ALU

5 在单周期处理器上执行add指令，使用到了下列哪些部件？
喵查答案：寄存器堆
喵查答案：ALU
扩展部件（零扩展或符号扩展）
数据存储器

6 下列关于运算指令的控制信号描述正确的是？
喵查答案：add指令与ori指令的寄存器堆控制信号RegDst不同
喵查答案：add指令与ori指令的ALU源操作数控制信号ALUSrc不同
喵查答案：add指令与ori指令的ALU运算类型控制信号ALUctr不同
喵查答案：add指令的扩展部件控制信号ExtOp不唯一
ori指令的扩展部件控制信号ExtOp不唯一
add指令与ori指令的数据存储器控制信号MemWr可以不相同

7 下列关于MIPS-lite指令子集对数据通路的需求描述正确的是？
喵查答案：add指令与ori指令对寄存器堆的写操作需求不一样
喵查答案：lw指令需要符号扩展部件
喵查答案：lw指令与sw指令都需要数据存储器
add指令需要零扩展部件
sub指令需要符号扩展部件
ori指令需要符号扩展部件

8 课程中提到的MIPS-lite指令子集（addu，subu，ori，lw，sw，beq）对ALU的需求有哪些？
喵查答案：加法
喵查答案：减法
喵查答案：逻辑或
喵查答案：相等
逻辑与
逻辑非
乘法
除法
左移
右移

9 假设单周期处理器五个阶段的延迟分别为200ps（取指）、50ps（读寄存器）、200ps（ALU操作）、300ps（访存）、100ps（写寄存器），则lw指令的总延迟为多少ps？（答案直接填数字，不用带单位）
喵查答案：850

10 处理器设计的五个步骤如下，请正确排序。

1 连接组件建立数据通路

2 为数据通路选择合适的组件

3 集成控制信号，形成完整的控制逻辑

4 分析指令系统，得出对数据通路的需求

5 分析每条指令的实现，以确定控制信号答案样例样式：12345
喵查答案：42153

11 假设单周期处理器五个阶段的延迟分别为200ps（取指）、50ps（读寄存器）、200ps（ALU操作）、300ps（访存）、100ps（写寄存器），则add指令的总延迟为多少ps？（答案直接填数字，不用带单位）
喵查答案：550

12 假设单周期处理器五个阶段的延迟分别为200ps（取指）、50ps（读寄存器）、200ps（ALU操作）、300ps（访存）、100ps（写寄存器），则beq指令的总延迟为多少ps？（答案直接填数字，不用带单位）
喵查答案：450

13 假设单周期处理器五个阶段的延迟分别为200ps（取指）、50ps（读寄存器）、200ps（ALU操作）、300ps（访存）、100ps（写寄存器），则sw指令的总延迟为多少ps？（答案直接填数字，不用带单位）
喵查答案：750

第六讲流水线处理器（Pipelined Processor）

1 对于典型的MIPS五级流水线处理器，如果将指令和数据放在同一个存储器中，则会直接导致哪种冒险？
喵查答案：结构冒险
数据冒险
控制冒险
指令冒险
运算冒险

2 有一个五级流水线的处理器设计，每一级的延迟分别为：450ps，950ps，450ps，450ps，450ps。其中包含流水线寄存器延迟50ps。如果将第二级（950ps）均匀拆分为两级，从而形成六级流水线。那在新处理器上，一条指令的执行时间是：
喵查答案：3000ps
2500ps
450ps
500ps
475ps
2700ps
2750ps
2850ps
2950ps

3 有一个五级流水线的处理器设计，每一级的延迟分别为：450ps，650ps，450ps，450ps，450ps。其中包含流水线寄存器延迟50ps。如果将第二级（650ps）均匀拆分为两级，从而形成六级流水线。那新处理器的主频应该是：
喵查答案：2.22GHz
500ps
450ps
300ps
325ps
2.86GHz
2GHz
3.33GHz
3.07GHz

4 在流水线处理器设计时，如果划分出五个相对独立的阶段，延迟分别为：250ps，150ps，200ps，300ps，250ps。而还需要加入的流水线寄存器延迟为50ps。那时钟周期应该为：
喵查答案：350ps
250ps
300ps
150ps
2.5GHz
3.3GHz
2.8GHz

5 在流水线处理器设计时，如果划分出五个相对独立的阶段，延迟分别为：450ps，350ps，300ps，400ps，350ps。而还需要加入的流水线寄存器延迟为50ps。那时钟频率应该为：
喵查答案：2GHz
450ps
400ps
500ps
2.5GHz
3.3GHz
2.8GHz

6 以下哪个是处理器采用流水线技术的目的？
喵查答案：提高指令的吞吐率
提高时钟频率
减少单条指令执行时间
简化硬件电路
增加单条指令执行时间
降低功耗

7 一个五级流水线的处理器，时钟频率为2GHz。指定运行一段8条指令的代码，在流水线不停顿的情况下，需要多长时间？
喵查答案：6ns
8ns
4ns
16ns
2ns
10ns
12ns

8 一个五级流水线的处理器，时钟频率为1GHz。指定运行一段5条指令的代码，在流水线不停顿的情况下，需要多长时间？
喵查答案：9ns
8ns
10ns
5ns
25ns
50ns
15ns

9 MIPS的五级流水线结构中，计算访存的地址是在哪个阶段完成的？
喵查答案：执行
取指
译码
访存
回写

10 MIPS的五级流水线结构中，读寄存器堆是在哪个阶段完成的？
喵查答案：译码
取指
执行
访存
回写

11 如果采用延迟转移技术（延迟数为1），那么执行完下面这些指令之后，$s1的内容是什么？xor $s1, $s1, $s1addi $t1, $t3, 1subi $t2, $t4, 2beq $t1, $t2, Next; Assume $t1 == $t2 is Trueaddi $s1, $s1, 1addi $s1, $s1, 2Next：addi $s1, $s1, 3
喵查答案：4
0
1
2
3
5
6

12 对于典型的MIPS五级流水线处理器，按照指令执行的正常流程，beq指令的分支条件判定会在哪个阶段完成？
喵查答案：执行
取指
译码
访存
回写

13 对于典型的MIPS五级流水线处理器，即使已经通过前递对数据冒险进行了处理，下面这段代码中，哪条指令进入流水线后，还是会发生流水线停顿？add $s0, $t0, $t1sub $t2, $s0, $t3lw $t3, 40($t2)or $t4, $t3, $t2and $t3, $t4, $t2
lw
add
sub
喵查答案：or
and

14 以下哪个方法，可以解决所有的冒险？
喵查答案：让流水线停顿
前递技术
旁路技术
增加运算部件
扩大存储器
提高时钟频率
采用超标量结构
增加流水线深度

15 流水线的“冒险”有哪几种？
喵查答案：结构冒险
喵查答案：数据冒险
喵查答案：控制冒险
指令冒险
运算冒险
硬件冒险
软件冒险
流水冒险

16 以下关于超标量的说法，哪些是正确的？
喵查答案：超标量和流水线是两种独立的技术
喵查答案：超标量是一种利用空间并行性的优化
喵查答案：现代的多核CPU通常都是超标量处理器
超标量技术是建立在标量流水线技术基础上的
超标量处理器是多核CPU的另一种说法
超标量是一种利用时间并行性的优化

17 以下哪些是处理器采用流水线技术带来的影响？
喵查答案：提高指令的吞吐率
喵查答案：提高时钟频率
喵查答案：增加指令的执行时间
减少指令的执行时间
简化硬件电路
降低功耗

18 对于典型的MIPS五级流水线处理器（不前递），下面这段代码中，哪条指令会遇到数据冒险？instruction 1: add $1, $2, $3instruction 2: sw $2, 0($1)instruction 3: lw $1, 4($2)instruction 4: add $2, $2, $1
喵查答案：instruction 2
喵查答案：instruction 4
instruction 1
instruction 3

19 对于典型的MIPS五级流水线处理器（不前递），下面这段代码中，存在哪些冒险？

lw $1, 40($6)

beq $2, $1, Label;

add $6, $6, $2

add $6, $6, $1 Label: add $2, $6, $6
喵查答案：数据冒险
喵查答案：控制冒险
结构冒险
指令冒险
运算冒险

第七讲存储层次结构（Memory Hierarchy）

1 64-bit数据宽度的DDR-400 SDRAM的峰值带宽为3.2GB/s，核心时钟频率为200MHz，芯片内部采用了2位数据预取技术，其接口频率是多少？
喵查答案：200MHz
400MHz
800MHz
1600MHz
100MHz
1200MHz

2 64-bit数据宽度的DDR3-1600 SDRAM的峰值带宽为12.8GB/s，接口时钟频率为800MHz，芯片内部采用了8位数据预取技术，其核心频率是多少？
喵查答案：200MHz
400MHz
800MHz
1600MHz
100MHz
1200MHz

3 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=22ns，CL=2，tRP=22ns。如果内存控制器需要发起两次不同行地址的读操作，每次读操作读出四个数据，那从发出第一个行地址到发出第二个行地址，最短需要多少个时钟周期？
喵查答案：11
4
7
5
8
10
15

4 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=15ns，CL=2，tRP=22ns。如果内存控制器需要发起两次不同行地址的读操作，每次读操作读出四个数据，那从发出第一个行地址到发出第二个行地址，最短需要多少个时钟周期？
喵查答案：10
4
7
5
8
11
15

5 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=15ns，CL=2，tRP=15ns。在正常的读操作情况下，从内存控制器发出行地址到内存开始输出第四个数据，需要多少个时钟周期？
喵查答案：7
4
12
5
6
8
9
15

6 以PC133标准的SDRAM为例，时钟频率133MHz。设tRCD=15ns，CL=2，tRP=15ns。在正常的读操作情况下，从内存控制器发出行地址到内存输出第一个数据，需要多少个时钟周期？
喵查答案：4
2
3
5
8
12
15

7 关于程序局部性的描述，正确的是哪几项？
喵查答案：循环遍历数组时通常具有很好的空间局部性
喵查答案：循环遍历数组时通常具有很好的时间局部性
喵查答案：循环遍历链表时通常具有很好的时间局部性
循环遍历链表时通常具有很好的空间局部性

8 下面是有关SRAM和DRAM的叙述正确的是哪几项？
喵查答案：DRAM结构比SRAM简单
喵查答案：DRAM功耗比SRAM低
喵查答案：DRAM要刷新，SRAM不要刷新
单位容量的DRAM比SRAM成本高
单位容量的DRAM比SRAM速度快
单位容量的DRAM比SRAM面积大

9 按照课程中提供的SRAM结构图，在写入“0”的过程中，哪几个晶体管是处于连通状态？
喵查答案：M2
喵查答案：M3
喵查答案：M5
喵查答案：M6
M1
M4

10 下列哪些常用的设备是基于非易失性存储器的？
喵查答案：固态硬盘（SSD）
喵查答案：机械硬盘
喵查答案：光盘
喵查答案：优盘（Flash）
喵查答案：BIOS ROM芯片
SDRAM芯片
SRAM芯片

11 一个传输率为100Mbps的以太网接口，每秒钟最多能输出多少个二进制位的信息？（只填写数字，中间不带任何分隔符，后面不带单位）
喵查答案：100000000

12 一个传输率为100Mbps的内存接口，每秒钟最多能输出多少个二进制位的信息？（只填写数字，中间不带任何分隔符，后面不带单位）
喵查答案：100000000

13 一个传输率为100Mbps的硬盘接口，每秒钟最多能输出多少个二进制位的信息？（只填写数字，中间不带任何分隔符，后面不带单位）
喵查答案：100000000

14 一个容量为1GB的内存，如果不考虑冗余空间，那可以存储多少个二进制位的信息？（只填写数字，中间不带任何分隔符，后面不带单位）
喵查答案：8589934592

15 一个容量为1GB的硬盘，如果不考虑冗余空间，那可以存储多少个二进制位的信息？（只填写数字，中间不带任何分隔符，后面不带单位）
喵查答案：8000000000

16 请阅读代码片段sum = 0;for (i = 0; i < n; i++) sum += a[i];return sum;在上述代码片段中，对数组a[]的使用体现了局部性。
喵查答案：空间

17 请阅读代码片段sum = 0;for (i = 0; i < n; i++) sum += a[i];return sum; 在上述代码片段中，对变量sum的使用体现了局部性。
喵查答案：时间

第八讲中断与异常（Interruption and Exception）

1 8086系统中，中断标志寄存器是哪一个？
喵查答案：IF
DF
TF
ZF
OF
CF
SF

2 下列x86程序实现的是什么功能？MOV AH， 0；MOV AL， 12；INT 1AH
设置显示方式为640×480彩色图形
设置光标位置
设置显示方式为640×480单色图形
喵查答案：读时钟
置时钟

3 下列x86程序实现的是什么功能？MOV AH, 2CHINT 21H
喵查答案：读取时间
输入字符
输出字符
显示字符串
设置时间

4 下列关于断点中断描述错误的是？
喵查答案：断点中断可以通过软件方法屏蔽
断点中断往往作为一种程序的调试手段
在调试时断点中断通常与单步中断结合使用
断点中断的中断类型号为3
断点中断的中断服务程序可以用于显示CPU各寄存器的值

5 下列关于单步中断描述正确的是？
喵查答案：单步中断服务程序可以用于显示CPU内部各寄存器的内容
喵查答案：单步工作方式下，CPU每执行完一条指令，就会自动产生一个单步中断
单步中断的中断类型号为4
单步中断不能通过软件方法屏蔽
单步中断的执行与OF标志位有关

6 下列关于溢出中断描述正确的是？
喵查答案：溢出中断有时候会被处理为空操作
喵查答案：溢出中断属于内部中断
溢出中断的中断类型号为1
溢出中断的触发与标志位ZF有关
溢出中断只能跟在DIV指令之后使用

7 下列关于除法错中断描述错误的是？
喵查答案：除法错中断可以通过软件方法屏蔽
除法错中断的中断类型号为0
DIV指令能够触发除法错中断
IDIV指令能够触发除法错中断
除法错中断属于内部中断

8 下列哪项操作是在中断处理过程中的“保护现场”步骤进行的？
喵查答案：将中断服务程序中要使用的寄存器压入堆栈
喵查答案：将标志寄存器压入堆栈
屏蔽其他中断请求
将发生中断处的指令地址压入堆栈
找到相应的中断服务程序的入口地址
开放中断，以便允许响应较高优先级的中断
将标志寄存器弹出堆栈

9 下列哪些操作是在中断处理过程中的“恢复现场”步骤进行的？
喵查答案：将中断服务程序中要使用的寄存器弹出堆栈
喵查答案：将标志寄存器弹出堆栈
喵查答案：执行中断返回指令
将发生中断处的指令地址压入堆栈
将中断服务程序中要使用的寄存器压入堆栈
屏蔽其他中断请求

10 中断处理一共分为六个步骤，请按照正确处理顺序为各个步骤排序，答案直接填写数字，如123456。

1 识别中断源

2 执行中断服务程序

3 关中断

4 恢复现场并返回

5 保存断点

6 保护现场
喵查答案：351624

11 x86实模式下，若中断类型码为20H，中断服务程序的入口地址为5670H:1350H，试指出中断向量表中存放该中断向量的第3个字节（从低到高）单元的内容是什么？（答案用16进制数表示，如12AB0H）
喵查答案：70H

12 x86实模式下，若中断类型码为20H，中断服务程序的入口地址为5670H:1350H，试指出中断向量表中存放该中断向量的第2个字节（从低到高）单元的地址是什么？（答案用16进制数表示，如12AB0H）
喵查答案：00081H

13 x86实模式下，若某中断向量对应的4字节内容分别是10H，24H，50H，68H（从低到高），则中断程序的入口地址为多少？（答案用16进制数表示，如12AB0H）
喵查答案：6A910H

14 x86实模式下，若某中断向量对应的4字节内容分别是10H，34H，50H，78H（从低到高），则中断程序的入口地址为多少？（答案用16进制数表示，如12AB0H）
喵查答案：7B910H

15 x86实模式下，若中断类型码为15H，则中断向量存放在从哪个地址开始的4个字节单元中。（答案用16进制数表示，如12AB0H）
喵查答案：00054H

16 x86实模式下，若中断类型码为10H，则中断向量存放在从哪个地址开始的4个字节单元中。（答案用16进制数表示，如12AB0H）
喵查答案：00040H

第九讲输入输出接口（Input/Output System）

1 8086系统中，假设同时发生了溢出中断，单步中断和可屏蔽中断，则哪个中断会被优先处理？
喵查答案：溢出中断
单步中断
可屏蔽中断
任意中断都有可以被优先处理

2 下列哪条x86指令实现了把寄存器AL的内容写入端口70H？
喵查答案：OUT 70H，AL
IN 70H，AL
OUT AL，70H
IN AL， 70H

3 下列哪条x86指令实现了把端口70H的内容读入到寄存器AL？
喵查答案：IN AL， 70H
IN 70H，AL
OUT AL，70H
OUT 70H，AL

4 下列关于I/O端口和存储器分开编址的说法哪些是错误的？
喵查答案：可以减少CPU的引脚数目
I/O端口不会减少用户的存储器地址空间
I/O指令的执行速度更快
I/O指令的地址译码更方便

5 关于I/O的各种控制方式，下列哪些说法是正确的？
喵查答案：DMA方式不需要CPU干预数据传送
喵查答案：中断方式需要保护和恢复现场
DMA方式数据需要先存入CPU中，在转到内存中
中断方式的效率总比程序控制的效率要高

6 现代个人计算机中，哪些设备通常是自带DMA控制器的？
喵查答案：显卡
喵查答案：网卡
喵查答案：声卡
内存
键盘
鼠标
打印机

7 DMA控制器初始化时，至少要配置哪些参数？
喵查答案：源地址的初始值及传送时的地址增减方式
喵查答案：目的地址的初始值及传送时的地址增减方式
待传送数据的长度
CPU的工作频率
CPU的空闲状态

8 下列关于中断控制方式的描述哪些是正确的？
喵查答案：CPU可以和外设并行工作，提高了工作效率
喵查答案：外围设备具有申请服务的主动权
喵查答案：一定程度上满足了I/O处理的实时性要求
CPU不再需要参与数据传输
需要反复检查状态位

9 下列哪些是程序查询方式的特点？
喵查答案：比无条件传送方式准确可靠
喵查答案：查询外设状态占用了大量的时间
CPU不需要参与数据传输
只适用于简单外设操作

10 下列哪些是无条件传送方式的特点？
喵查答案：控制程序简单
喵查答案：只适用于简单外设的操作
喵查答案：对外设要求低
操作流程较为复杂
CPU不需要参与数据传输

11 下列关于I/O端口和存储器统一编址的说法哪些是正确的？
喵查答案：可以利用访问存储器的指令来访存I/O，功能比较齐全
喵查答案：CPU内部的控制逻辑较为简单
喵查答案：可以减少CPU的引脚数目
可以增大用户的存储器地址空间
I/O指令的执行速度更快
I/O指令的地址译码更方便

12 现代个人计算机中，哪些设备可以看做是I/O接口？
喵查答案：显卡
喵查答案：并口控制芯片
喵查答案：南桥
喵查答案：网卡
硬盘
SD卡
耳机
内存控制器

13 I/O接口的主要功能有哪些？
喵查答案：数据缓冲
喵查答案：提供联络信息
喵查答案：信号与信息格式的转换
喵查答案：设备选择
提高处理器性能
提高处理器工作频率

14 请给下列DMA方式进行数据传输的主要步骤进行排序，答案直接填写数字，如12345671、CPU设置DMAC内部配置寄存器2、重复总线读写直到本次DMA传送完成3、DMAC响应I/O接口的申请4、DMAC向I/O接口发起总线读传输5、DMAC处于空闲等待状态6、I/O接口向DMAC发出DMA传送申请7、DMAC向存储器发起总线写传输
喵查答案：1563472

15 x86 CPU的外部中断有两大类：可屏蔽中断和（）中断？
喵查答案：非屏蔽

16 请按照正确的程序查询数据输出过程，给下列各个步骤排序，答案直接填写数字，如123456。1 CPU执行指令，将数据写到接口的“输出缓冲寄存器”2 在这个过程中，CPU反复执行指令从“状态寄存器”中读出状态字，直到发现“输出缓冲空”，然后开始下一个输出过程，继续输出新数据3 外设发现“输出准备好”信号有效后，从“并行数据输出”信号线上接收数据，并将“输出回答”信号置为有效4 接口发现“输出回答”信号有效后，将“状态寄存器”中的状态位“输出缓冲空”置为有效5 接口将数据发到“并行数据输出”信号线上，并将“输出准备好”信号置为有效6 CPU执行指令，将控制字写入接口的“控制寄存器”，从而设置接口的工作模式
喵查答案：615342

17 请按照正确的程序查询数据输入过程，给下列各个步骤排序，答案直接填写数字，如123456。1 外设将数据发到“并行数据输入”信号线上，并将“输入准备好”信号置为有效2 接口将“输入回答”信号置为无效，等待外设输入新数据3 接口将“状态寄存器”中的状态位“输入缓冲满”置为有效4 系统初始化时，CPU执行指令，将控制字写入接口的“控制寄存器”，设置接口的工作模式5 在上述过程中，CPU反复执行指令从“状态寄存器”中读出状态字，直到发现“输入缓冲满”，然后执行指令从“输入缓冲寄存器”中读出数据6 接口发现“输入准备好”信号有效后，从“并行数据输入”信号线上接收数据，放入“输入缓冲寄存器”，并将“输入回答”信号置为有效，阻止外设输入新数据
喵查答案：416352

1 下列哪条x86指令实现了把端口70H的内容读入到寄存器AL？
喵查答案：IN AL， 70H
IN 70H，AL
OUT AL，70H
OUT 70H，AL

2 下列哪条x86指令实现了把寄存器AL的内容写入端口70H？
喵查答案：OUT 70H，AL
IN 70H，AL
OUT AL，70H
IN AL， 70H

3 8086系统中，假设同时发生了溢出中断，单步中断和可屏蔽中断，则哪个中断会被优先处理？
喵查答案：溢出中断
单步中断
可屏蔽中断
任意中断都有可以被优先处理

5 下列哪些是无条件传送方式的特点？
喵查答案：控制程序简单
喵查答案：只适用于简单外设的操作
喵查答案：对外设要求低
操作流程较为复杂
CPU不需要参与数据传输

6 现代个人计算机中，哪些设备通常是自带DMA控制器的？
喵查答案：显卡
喵查答案：网卡
喵查答案：声卡
内存
键盘
鼠标
打印机

7 I/O接口的主要功能有哪些？
喵查答案：数据缓冲
喵查答案：提供联络信息
喵查答案：信号与信息格式的转换
喵查答案：设备选择
提高处理器性能
提高处理器工作频率

8 DMA控制器初始化时，至少要配置哪些参数？
喵查答案：源地址的初始值及传送时的地址增减方式
喵查答案：目的地址的初始值及传送时的地址增减方式
待传送数据的长度
CPU的工作频率
CPU的空闲状态

9 关于I/O的各种控制方式，下列哪些说法是正确的？
喵查答案：DMA方式不需要CPU干预数据传送
喵查答案：中断方式需要保护和恢复现场
DMA方式数据需要先存入CPU中，在转到内存中
中断方式的效率总比程序控制的效率要高

10 下列哪些是程序查询方式的特点？
喵查答案：比无条件传送方式准确可靠
喵查答案：查询外设状态占用了大量的时间
CPU不需要参与数据传输
只适用于简单外设操作

11 下列关于中断控制方式的描述哪些是正确的？
喵查答案：CPU可以和外设并行工作，提高了工作效率
喵查答案：外围设备具有申请服务的主动权
喵查答案：一定程度上满足了I/O处理的实时性要求
CPU不再需要参与数据传输
需要反复检查状态位

12 下列关于I/O端口和存储器统一编址的说法哪些是正确的？
喵查答案：可以利用访问存储器的指令来访存I/O，功能比较齐全
喵查答案：CPU内部的控制逻辑较为简单
喵查答案：可以减少CPU的引脚数目
可以增大用户的存储器地址空间
I/O指令的执行速度更快
I/O指令的地址译码更方便

13 现代个人计算机中，哪些设备可以看做是I/O接口？
喵查答案：显卡
喵查答案：并口控制芯片
喵查答案：南桥
喵查答案：网卡
硬盘
SD卡
耳机
内存控制器

请给下列DMA方式进行数据传输的主要步骤进行排序，答案直接填写数字，如1234567

1、CPU设置DMAC内部配置寄存器

2、重复总线读写直到本次DMA传送完成

3、DMAC响应I/O接口的申请

4、DMAC向I/O接口发起总线读传输

5、DMAC处于空闲等待状态

6、I/O接口向DMAC发出DMA传送申请

7、DMAC向存储器发起总线写传输
喵查答案：1563472

15 请按照正确的程序查询数据输出过程，给下列各个步骤排序，答案直接填写数字，如123456。1 CPU执行指令，将数据写到接口的“输出缓冲寄存器”2 在这个过程中，CPU反复执行指令从“状态寄存器”中读出状态字，直到发现“输出缓冲空”，然后开始下一个输出过程，继续输出新数据3 外设发现“输出准备好”信号有效后，从“并行数据输出”信号线上接收数据，并将“输出回答”信号置为有效4 接口发现“输出回答”信号有效后，将“状态寄存器”中的状态位“输出缓冲空”置为有效5 接口将数据发到“并行数据输出”信号线上，并将“输出准备好”信号置为有效6 CPU执行指令，将控制字写入接口的“控制寄存器”，从而设置接口的工作模式
喵查答案：615342

16 x86 CPU的外部中断有两大类：可屏蔽中断和（）中断？
喵查答案：非屏蔽

请按照正确的程序查询数据输入过程，给下列各个步骤排序，答案直接填写数字，如123456。

1 外设将数据发到“并行数据输入”信号线上，并将“输入准备好”信号置为有效

2 接口将“输入回答”信号置为无效，等待外设输入新数据

3 接口将“状态寄存器”中的状态位“输入缓冲满”置为有效

4 系统初始化时，CPU执行指令，将控制字写入接口的“控制寄存器”，设置接口的工作模式

5 在上述过程中，CPU反复执行指令从“状态寄存器”中读出状态字，直到发现“输入缓冲满”，然后执行指令从“输入缓冲寄存器”中读出数据

6 接口发现“输入准备好”信号有效后，从“并行数据输入”信号线上接收数据，放入“输入缓冲寄存器”，并将“输入回答”信号置为有效，阻止外设输入新数据
喵查答案：416352

期末考试

以使用独立DMAC进行外设到内存的传送为例（结构简图如下），主要过程可分为如下8步：

（1）CPU设置DMAC内部配置寄存器

（2）

（3）I/O接口向DMAC发出DMA传送申请

（4）

（5）

（6）

（7）重复第（5）（6）步，直到本次DMA传送完成

（8）返回第（2）步，等待下一次DMA传送申请中国大学MOOC 计算机组成-北京大学测验与作业答案

现需将下列操作填入步骤中空缺的内容，应该按照什么顺序填入？

a. DMAC向存储器发起总线写传输

b. DMAC响应I/O接口的申请

c. DMAC处于空闲等待状态

d. DMAC向I/O接口发起总线读传输
adcb
bdac
喵查答案：cbda
dbac

分析如下MIPS机器代码，通过手工反汇编后分析程序功能。

Address Instruction

0x00804000 0x00001025

… 0x00441020

0x20A5FFFF

0x0005402A

0x11000001

0x08201001

如果将上述汇编语言代码还原成最有可能的C语言代码，应该是
喵查答案：

a = 0;

do {

a += b;

c–;

}

while(c > 0);

a = 0;

while(c > 0)

{

a += b;

c–;

}

a = 0;

do {

a += b;

c++;

}

while(c < 0);

a = 0;

while(c < 0)

{

a += b;

c++;

}

3 关于x86指令构成，以下说法错误的是
喵查答案：指令中可以只包含操作数
指令中可以只包含操作码
指令长度是可变的
操作数在操作码之后

4 按两个32位源操作数所在位置划分，MIPS和x86的加法指令都能够支持的是
喵查答案：寄存器+寄存器
寄存器+存储器
寄存器+立即数
存储器+立即数

5 指令执行的四个基本步骤为
喵查答案：取指、译码、执行、写回
取指、发射、执行、访存
取指、读数、运算、完成
取指、分派、计算、提交

6 以下人物中，没有参与电子计算机ENIAC研发工作的是
喵查答案：约翰•阿塔纳索夫
约翰•莫克利
约翰•埃克特
约翰•冯•诺依曼

下图指示了可屏蔽中断的响应和处理过程，其中哪个步骤是在读取中断向量？中国大学MOOC 计算机组成-北京大学测验与作业答案

1
2
3
4
喵查答案：6
9

8 如果数据访问的地址序列为0->4->16->132->232->4096->160（以字节为单位），请问一共发生多少次替换？
0
喵查答案：1
2
3

9 如果直接映射高速缓存（Cache）的大小是4KB，并且块大小（block）大小为32字节。请问它每路（way）有多少行（line）？
喵查答案：128
64
32
1

10 一个正常运行的PC133内存（SDR SDRAM），其主要时序参数tRCD=23ns，tRP=23ns，CL=3。如果当前没有已经激活的行，那一次读数据访问需要多少个时钟周期才能得到第一个数据？
3
喵查答案：6
9
12

11 若处理器实现了三级流水线，每一级流水线实际需要的运行时间分别为2ns、2ns和1ns，则此处理器不停顿地执行完毕10条指令需要的时间为：
21ns
22ns
23ns
喵查答案：24ns

12 在课程介绍的单周期处理器中，哪条指令的延迟最长？
喵查答案：lw rt, imm16(rs)
addu rd, rs, rt
ori rt, rs, imm16
sw rt, imm16(rs)
beq rs, rt, imm16

在下图的超前进位加法器中，最晚产生的信号是中国大学MOOC 计算机组成-北京大学测验与作业答案
喵查答案：S3
C3
C4
S2

14 一个n位的行波进位加法器的门延迟数是
2n
喵查答案：2n+1
2n+2
2n+3

15 比较程序控制、中断控制和DMA三种方式，以下哪些属于DMA方式的特点？
喵查答案：CPU可以和外设并行工作
喵查答案：外设具有申请服务的主动权
喵查答案：外设与存储器间直接进行数据传送
需要CPU反复查询外设的状态
数据要经过CPU中的通用寄存器中转
控制程序的编写最为简单
外设和存储器之间的数据交换由CPU承担

16 下面对RISC和CISC的描述中，错误的是：
喵查答案： CISC指令系统中的指令编码长度不固定；RISC指令系统中的指令编码长度固定，这样使得RISC机器可以获得了更短的代码长度。
喵查答案： CISC机器中的寄存器数目较少，函数参数必须通过栈来进行传递；RISC机器中的寄存器数目较多，只需要通过寄存器来传递参数。
CISC指令系统中的指令数目较多，有些指令的执行周期很长；而RISC指令系统中通常指令数目较少，指令的执行周期都较短。
CISC指令系统支持多种寻址方式，RISC指令系统支持的寻址方式较少。

17 以下属于冯•诺依曼计算机结构五大组成部分的是
喵查答案：控制器
喵查答案：存储器
加法器
编译器
乘法器
链接器
寄存器

18 比较程序控制、中断控制和DMA三种方式，以下哪些属于中断控制方式的特点？
喵查答案：CPU可以和外设并行工作
喵查答案：外设具有申请服务的主动权
喵查答案：数据要经过CPU中的通用寄存器中转
喵查答案：外设和存储器之间的数据交换由CPU承担
需要CPU反复查询外设的状态
外设与存储器间直接进行数据传送
控制程序的编写最为简单

19 对比SRAM和DRAM的实现结构，在哪些方面DRAM具有优势？
喵查答案：集成度
喵查答案：成本
喵查答案：功耗
重量
访问速度
抗干扰

若向一个SRAM单元写入1，则需置BL=1，~BL=0，WL=1。请问，此时SRAM结构图中的晶体管M1~M6哪些处于连通状态？中国大学MOOC 计算机组成-北京大学测验与作业答案

喵查答案：M1
M2
M3
喵查答案：M4
喵查答案：M5
喵查答案：M6

以使用独立DMAC进行外设到内存的传送为例（结构简图如下），主要过程可分为如下8步：

（1）CPU设置DMAC内部配置寄存器

（2）

（3）I/O接口向DMAC发出DMA传送申请

（4）

（5）

（6）

（7）重复第（5）（6）步，直到本次DMA传送完成

（8）返回第（2）步，等待下一次DMA传送申请中国大学MOOC 计算机组成-北京大学测验与作业答案

现需将下列操作填入步骤中空缺的内容，应该按照什么顺序填入？

a. DMAC向存储器发起总线写传输

b. DMAC响应I/O接口的申请

c. DMAC处于空闲等待状态

d. DMAC向I/O接口发起总线读传输
adcb
bdac
喵查答案：cbda
dbac

分析如下MIPS机器代码，通过手工反汇编后分析程序功能。

Address Instruction

0x00804000 0x00001025

… 0x00441020

0x20A5FFFF

0x0005402A

0x11000001

0x08201001

如果将上述汇编语言代码还原成最有可能的C语言代码，应该是
喵查答案：

a = 0;

do {

a += b;

c–;

}

while(c > 0);

a = 0;

while(c > 0)

{

a += b;

c–;

}

a = 0;

do {

a += b;

c++;

}

while(c < 0);

a = 0;

while(c < 0)

{

a += b;

c++;

}

23 关于x86指令构成，以下说法错误的是
喵查答案：指令中可以只包含操作数
指令中可以只包含操作码
指令长度是可变的
操作数在操作码之后

24 按两个32位源操作数所在位置划分，MIPS和x86的加法指令都能够支持的是
喵查答案：寄存器+寄存器
寄存器+存储器
寄存器+立即数
存储器+立即数

25 指令执行的四个基本步骤为
喵查答案：取指、译码、执行、写回
取指、发射、执行、访存
取指、读数、运算、完成
取指、分派、计算、提交

26 以下人物中，没有参与电子计算机ENIAC研发工作的是
喵查答案：约翰•阿塔纳索夫
约翰•莫克利
约翰•埃克特
约翰•冯•诺依曼

下图指示了可屏蔽中断的响应和处理过程，其中哪个步骤是在读取中断向量？中国大学MOOC 计算机组成-北京大学测验与作业答案

1
2
3
4
喵查答案：6
9

28 如果数据访问的地址序列为0->4->16->132->232->4096->160（以字节为单位），请问一共发生多少次替换？
0
喵查答案：1
2
3

29 如果直接映射高速缓存（Cache）的大小是4KB，并且块大小（block）大小为32字节。请问它每路（way）有多少行（line）？
喵查答案：128
64
32
1

30 一个正常运行的PC133内存（SDR SDRAM），其主要时序参数tRCD=23ns，tRP=23ns，CL=3。如果当前没有已经激活的行，那一次读数据访问需要多少个时钟周期才能得到第一个数据？
3
喵查答案：6
9
12

31 若处理器实现了三级流水线，每一级流水线实际需要的运行时间分别为2ns、2ns和1ns，则此处理器不停顿地执行完毕10条指令需要的时间为：
21ns
22ns
23ns
喵查答案：24ns

32 在课程介绍的单周期处理器中，哪条指令的延迟最长？
喵查答案：lw rt, imm16(rs)
addu rd, rs, rt
ori rt, rs, imm16
sw rt, imm16(rs)
beq rs, rt, imm16

在下图的超前进位加法器中，最晚产生的信号是中国大学MOOC 计算机组成-北京大学测验与作业答案
喵查答案：S3
C3
C4
S2

34 一个n位的行波进位加法器的门延迟数是
2n
喵查答案：2n+1
2n+2
2n+3

35 比较程序控制、中断控制和DMA三种方式，以下哪些属于DMA方式的特点？
喵查答案：CPU可以和外设并行工作
喵查答案：外设具有申请服务的主动权
喵查答案：外设与存储器间直接进行数据传送
需要CPU反复查询外设的状态
数据要经过CPU中的通用寄存器中转
控制程序的编写最为简单
外设和存储器之间的数据交换由CPU承担

36 下面对RISC和CISC的描述中，错误的是：
喵查答案： CISC指令系统中的指令编码长度不固定；RISC指令系统中的指令编码长度固定，这样使得RISC机器可以获得了更短的代码长度。
喵查答案： CISC机器中的寄存器数目较少，函数参数必须通过栈来进行传递；RISC机器中的寄存器数目较多，只需要通过寄存器来传递参数。
CISC指令系统中的指令数目较多，有些指令的执行周期很长；而RISC指令系统中通常指令数目较少，指令的执行周期都较短。
CISC指令系统支持多种寻址方式，RISC指令系统支持的寻址方式较少。

37 以下属于冯•诺依曼计算机结构五大组成部分的是
喵查答案：控制器
喵查答案：存储器
加法器
编译器
乘法器
链接器
寄存器

38 比较程序控制、中断控制和DMA三种方式，以下哪些属于中断控制方式的特点？
喵查答案：CPU可以和外设并行工作
喵查答案：外设具有申请服务的主动权
喵查答案：数据要经过CPU中的通用寄存器中转
喵查答案：外设和存储器之间的数据交换由CPU承担
需要CPU反复查询外设的状态
外设与存储器间直接进行数据传送
控制程序的编写最为简单

39 对比SRAM和DRAM的实现结构，在哪些方面DRAM具有优势？
喵查答案：集成度
喵查答案：成本
喵查答案：功耗
重量
访问速度
抗干扰

喵查答案：M1
M2
M3
喵查答案：M4
喵查答案：M5
喵查答案：M6

41 下面对流水线技术的描述，正确的是：
喵查答案：流水级划分应尽量均衡，吞吐率会受到最慢的流水级影响。
喵查答案：指令间的数据相关可能会引发数据冒险，可以通过数据转发或暂停流水线来解决。
流水线技术不仅能够提高执行指令的吞吐率，还能减少单条指令的执行时间。
不断加深流水线级数，总能获得性能上的提升。

42 在课程介绍的单周期处理器中，哪些指令会用到ALU？
喵查答案：addu rd, rs, rt
喵查答案：ori rt, rs, imm16
喵查答案：lw rt, imm16(rs)
喵查答案：sw rt, imm16(rs)
beq rs, rt, imm16

43 关于课程介绍的乘法器和除法器的共同点，以下哪些是正确的？
喵查答案：都需要一个或多个带移位功能的寄存器
喵查答案：都需要使用加法器进行中间结果的运算
喵查答案：32位运算都需要64位寄存器保存操作数或运算结果
都可以通过并行产生中间结果提高效率

44 “因为乘法的中间结果是相互独立的，所以可以同时产生所有的中间结果，从而提高乘法器的工作频率”。这句话是否正确？
正确
喵查答案：错误

45 8086系统的中断向量表中，若从0000H:005CH单元开始由低地址到高地址依次存放30H、40H、00H和B0H四个字节，则相应的中断类型码和中断服务程序的入口地址分别为 ______和______。（十六进制的字母用大写，高位的0不可忽略不写；请在两个答案之间换行）
喵查答案：17H
B000H:4030H

/pay

第一讲 计算机基本结构（Basic Components of a Computer）

第二讲 指令系统体系结构（Instruction Set Architecture）

第三讲 算术逻辑单元（Arithmetic Logic Unit）

第四讲 乘法器和除法器（Multiplier and Divider）

第五讲 单周期处理器（Single Cycle Processor）

第六讲 流水线处理器（Pipelined Processor）

第七讲 存储层次结构（Memory Hierarchy）

第八讲 中断与异常（Interruption and Exception）

第九讲 输入输出接口（Input/Output System）

期末考试

第一讲计算机基本结构（Basic Components of a Computer）

第二讲指令系统体系结构（Instruction Set Architecture）

第三讲算术逻辑单元（Arithmetic Logic Unit）

第四讲乘法器和除法器（Multiplier and Divider）

第五讲单周期处理器（Single Cycle Processor）

第六讲流水线处理器（Pipelined Processor）

第七讲存储层次结构（Memory Hierarchy）

第八讲中断与异常（Interruption and Exception）

第九讲输入输出接口（Input/Output System）