当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。
标签：现代数字电子技术基础
当输入端S和R为 ，由或非门构成的基本SR锁存器保持原状态不变。
用或非门构成的基本SR锁存器，其特性方程中，约束条件为SR=0。这说明两个输入信号 。
当输入端和为 ，由与非门构成的基本SR锁存器会出现不稳定状态。
假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q 的波形图为 。
假设电路的初始状态为Q= 1，对于下图所示的电路和输入波形，输出端Q和的波形图为 。
在下图中，假设触发器的初态均为0，则Q的波形图为 。
在下图中，假设触发器的初态为0，则Q的波形图为 。
用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路及开关S由位置A到B时波形如图所示，试确定Q端的波形为 。
在下图中，假设所有触发器的初态均为0，则在时钟脉冲CP的作用下，Q1、Q0的波形图为 。
试指出下图所示电路对CP信号的敏感类型
已知某触发器的电路结构如下图所示，请指出该触发器属于以下哪种类型的触发器
下图是D触发器的定时图，表示输入信号D建立时间的是 ，表示输入信号D保持时间的是 。
如图所示维持阻塞D触发器电路图中，红色字体标注的反馈线中哪条线为置1维持线。
对于门控D锁存器来说，在 条件下，输出端Q总是等于输入的数据D
