快乐学习 一个网站喵查铺子（catpuzi.com）全搞定~
> 中国大学MOOC答案 > 下列Verilog HDL程序所描述的电路是（   ）module MED(Q, DATA,CLK)input DATA,CLK;output Q;reg Q; always @ (posedge CLK) begin Q <= DATA; endendmodule

下列Verilog HDL程序所描述的电路是（   ）module MED(Q, DATA,CLK)input DATA,CLK;output Q;reg Q; always @ (posedge CLK) begin Q <= DATA; endendmodule

中国大学MOOC答案 数据帝 2024-04-15 扫描二维码

A、D触发器
B、T触发器
C、RAM
D、寄存器
喵查答案：D触发器

喜欢 (0)
关于作者：
作者主页
    没有相关文章!
  • 暂无相关文章！