四个全加器可以组成一个串行进位的四位数加法器（ ）
串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。（ ）
实现两个一位二进制数和来自低位的进位相加的电路叫全加器。（ ）
加法器可以实现减法运算。（ ）
下列哪些是加法器？（ ）
利用四位二进制加法器74LS283可以实现 ( )的逻辑功能。
半加器的进位输出端与输入端的逻辑关系是（ ）
在下列逻辑电路中，不是组合逻辑电路的有（ ）
串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递
用n个一位全加器串接起来，构成的n位加法器的优、缺点是（ ）
某组合逻辑电路的输入（A、B、C）输出波形（X、Y）如下图所示，则其逻辑功能是（ ）
四位超前进位加法器74LS283提高了工作速度，原因在于（ ）
下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的CoS3S2S1S0结果是（ ）
数据选择器是在选择信号的作用下,从______中选择某一数据或一个数据作为输出的组合逻辑电路。
只用4选1数据选择器扩展形成16选1数据选择器，需要 个4选1数据选择器