状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为 。
标签：现代数字电子技术基础
同步时序电路中触发器的数目为N，状态数为M，则两者的关系为 。
电路如图所示。输入依次为 ，则电路构成模7计数器。
电路如图所示。输入依次为 ，则电路构成模174计数器。
已知可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为 。输入A： 0 1 0 1 0 1 1 0 1输出Z： 0 0 0 1 0 1 0 0 1
已知不可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为 。输入A： 0 1 0 1 0 1 1 0 1 0输出Z： 0 0 0 1 0 0 0 0 1 0
用触发器实现下图所示输出波形， 每一个和的周期内，可以等分为 段时间间隔相等的状态，需要电路有 种状态来实现。
在某计数器的输出端观察到如图所示的波形，该计数器的模为 。
电路如图所示，假设初始状态=000。由FF1和FF0构成的电路是 进制计数器。这个电路为 进制计数器。
某时序电路的状态图 如图所示，设电路的初始状态为00，当序列A=110010自左至右输入时，该电路输出Z的序列为 。
已知时序电路的状态表如下表所示。如果电路的初始状态为a，输入信号A依次是1 0 1 0 1 1 1，试确定电路经历的状态 ，及输出序列 。
分析下图所示电路，判断启动信号过后，电路输出的状态依次为 。
某时序电路的状态图如图所示，该电路至少需要 个控制输入端。
已知一个序列101检测器，若该检测器的输入序列和输出序列如下：输入A：0 1 0 1 0 1 1 0 1 0 输出Z：0 0 0 1 0 0 0 0 1 0则以下两个状态图中， 是该检测器的状态图。（初始状态为）
用 n个触发器构成计数器，可得到的最大计数容量（即计数模）为 。
