用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、 Q、 G分别接到74LS85的串行输入端 、 、 。
74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab，a=b应为：（ ）
欲设计一个8位数值比较器，需要（ ）位数据输入及3位输出信号。
下列叙述错误的是：（ ）
由加法器构成的代码变换电路如下图所示。若输入信号b3、b2、b1、b0为8421BCD码，则输出端S3、S2、S1、S0是 代码。
两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步 运算和移位进行的。
四个全加器可以组成一个串行进位的四位数加法器（ ）
串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。（ ）
实现两个一位二进制数和来自低位的进位相加的电路叫全加器。（ ）
加法器可以实现减法运算。（ ）
下列哪些是加法器？（ ）
利用四位二进制加法器74LS283可以实现 ( )的逻辑功能。
半加器的进位输出端与输入端的逻辑关系是（ ）
在下列逻辑电路中，不是组合逻辑电路的有（ ）
串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递