时序逻辑只能使用非阻塞逻辑
使用高级语句case描述电路时，default语句必须进行描述
同步时序逻辑电路中所有触发器的时钟端应相连
有竞争现象时一定会产生干扰脉冲
为减小频率计的测频误差，测频计数时间越短越好
计数器是数字电路中的基本逻辑部件，其功能是记录脉冲的个数
n进制计数器的每一种状态都被编码为对应的n位二进制整数
计数器属于组合逻辑电路
对于具有同步置数功能的集成计数器来说，当预置数控制信号有效后，输入端Di的数据立即被并行置入 各触发器。
有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数除以十进制数8，则 需将该移位寄存器中的数左移3位，需要4个移位脉冲。
由于竞争冒险产生的干扰脉冲持续时间很短，用示波器观察不到。
某同学用JK触发器CC4027做三分频电路实验时，将其中的直接置0端Rd和直接置1端Sd悬空，输出端Q不会受到影响。
时序电路必须包含存储电路和组合逻辑电路。
同步时序逻辑电路中的存储元件可以是任意类型的锁存器或触发器。
图示OD门电路可以实现“线与”。
