任何一个同步时序逻辑电路的结构和功能可以用下面的函数表达式完整地描述 。
最新发布 第790页
喵查铺子
下图所示电路是 。
一个8421 BCD码计数器至少需要 个触发器。
五个D 触发器构成基本环形计数器，其有效循环状态数为 。
三个D 触发器构成模8的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为 。
如图所示的数字逻辑部件。其中各方框中均是用模N 的计数器作N 次分频器，则A处的频率是400 kHz，B处的频率是40 kHz，C处的频率是 。
一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为 。
某时序电路的输入为X，输出为Z，状态按排序，其状态转换真值表如下所示，则该电路的逻辑功能是 。
有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数，则需将该移位寄存器中的数左移 位。
有，两个状态，条件 可确定和不等价。
如图所示同步时序电路的初始状态为00，以下三个选项中分别是、和输出Z 对应于 的波形图，其中 不正确。
有一同步时序电路，由三个上升沿触发的D 触发器构成，其控制输入，，，则该电路可产生循环长度为7 的序列，设起始状态，由输出，则此序列为 。
如图所示，异步计数器进入稳定状态之后，计数器能出现的最大数为 。
某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为，则输出序列为 。
某时序电路的状态图如图所示，该电路至少需要 个控制输入端。
